作者T3T (G.S.M.W)
看板comm_and_RF
標題Re: [請益] VNA如何port extension
時間Wed Jan 16 19:15:32 2019
1F：推 jandyforce: 推T大 簡單來說做的時候跟你實際量測203.138.242.206 01/11 17:25
2F：→ jandyforce: 的狀態要盡可能一樣203.138.242.206 01/11 17:25
3F：→ jandyforce: 此外 這種扣法除了loss 相位才是最重203.138.242.206 01/11 17:26
4F：→ jandyforce: 要的 若是有RF線 也請注意該線材的203.138.242.206 01/11 17:26
5F：→ jandyforce: phase是否夠穩定203.138.242.206 01/11 17:26
說到這個 有個Lesson Learnt分享一下
有次某個junior RD 簡稱阿菜好了
菜味撲鼻的那種 只差沒理平頭了
請他去量一下TX的performance
靠腰 Harmonic ACLR EVM都很鳥
我趕緊拿另一塊驗證 都很好啊
那就不會是是設計問題了 對吧?
因為設計問題 好比說Load-pull沒調好
理論上應該大家一起死 不會單一板子GG
後來才發現 是他的RF Cable 俗稱小黑線有問題
因為同一塊板子 換了另一條小黑線量 性能都很好
現象跟著小黑線走 兇手是誰 這不是很明顯?
原因就出在你說的 小黑線的Phase
很可能這條壞掉的小黑線
使得PA最終看出去的Phase歪掉了 也就是AM-PM偏了
影響Load-pull
這當然會影響TX性能
假設Block Diagram為
收發器 => PA => 雙工器 => 天線開關
大家最常用的debug方式 就是一級一級驗證
看問題是出在哪個Block
但大家都忽略了三個因素
Connector 小黑線 儀器
這三個才是你真正量測結果的終點站
天線開關 => Connector => 小黑線 => 儀器
任一個環節有問題 都會影響你最終結果
不是說你板子沒事就OK
很多阿菜喔 一進來都雄心壯志啦
急急忙忙想趕快學怎麼debug
電源啦 Load-pull啦 Layout啦
卻忽略了最重要的因素
『你的量測結果可以相信嗎?』
如果這個先決條件沒成立 後面都是做白工
你根據一個錯誤的量測結果 在那邊分析
分析出來的結果也會是錯的
我都常跟阿菜說
如果是True Fail 責任我扛 我來debug
我來被長官幹到死
但如果是False Fail 是因為量測的錯誤
那我一定把你幹到死
希望大家 尤其是阿菜們 不要忘記
Connector 小黑線 儀器
這三項的重要性
先確保你的量測結果正確再說
其餘的自然有老鳥幫你扛
--
標題 [閒聊] 喜歡女生的哪種內褲
6F：推 p_p_8_2_7_1:喜歡摸進去發現他也有老二的驚喜感
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.32.210.181
※ 文章網址: https://webptt.com/m.aspx?n=bbs/comm_and_RF/M.1547637336.A.E19.html