作者h471083025 (antennaradiatewave)
看板comm_and_RF
標題[問題] HFSS 模擬Bondwire
時間Mon Sep 4 12:08:52 2017
板上先進大家好：
想請問是否有前輩在HFSS當中跑過
CMOS晶片打bondwire 到PCB上的模擬呢？
我目前做法是 在HFSS當中畫一個簡單晶片疊構 ：
表面走線->二氧化矽->一層金屬->Si
(由左到右疊起來是上到下）
再從die的邊邊的GSG pad打線出來到PCB的微帶線，可是如果打一個短bond,
其實他的matching 大約只有-2dB，訊號很多都反射。
在paper 當中其實有提到高頻（40G）bond 線不再是簡單的電感而已（波長關係）， 我
的PCB是要連結天線，但是直接短bond 接上去會讓天線毀掉，因此。想請問是否有先進知
道如何正確模擬呢？
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 111.71.69.12
※ 文章網址: https://webptt.com/m.aspx?n=bbs/comm_and_RF/M.1504498135.A.270.html
1F：推 Eressea: 模擬沒錯，但bondwire要做matching~ 36.226.190.151 09/04 21:31
2F：→ h471083025: e大 請問您都是如何做bond線的matchin 140.112.218.64 09/04 22:01
3F：→ h471083025: g 呢？ 140.112.218.64 09/04 22:01
4F：推 Eressea: 在電路板上用走線來匹配 42.73.208.93 09/05 14:20
5F：推 profyang: 感覺要算很久或算不準 因為CMOS上面的東123.194.197.139 09/06 15:34
6F：→ profyang: 西很小 PCB相對很大 結構上大小差異太大123.194.197.139 09/06 15:34
7F：→ profyang: HFSS切mesh時容易算很久或不準123.194.197.139 09/06 15:35
8F：→ profyang: 如果你只算bond wire的話可能還好 但連123.194.197.139 09/06 15:35
9F：→ profyang: pad都算可能很吃力123.194.197.139 09/06 15:36
10F：→ profyang: 另外高頻雖然不是電感 但可以切割成很多123.194.197.139 09/06 15:36
11F：→ profyang: 段 每段電器長度<1/10波常 這樣每段的123.194.197.139 09/06 15:37
12F：→ profyang: bond wire還是可以當作電感123.194.197.139 09/06 15:37
13F：→ h471083025: E大謝謝 不過我之前就是那樣弄但是 223.140.156.29 09/06 17:53
14F：→ h471083025: 面積太大 223.140.156.29 09/06 17:53
15F：→ h471083025: P大 感謝您的意見！！ 223.140.156.29 09/06 17:53
16F：推 Eressea: 可以試試PCB和CHIP上都畫50ohm 36.229.60.228 09/06 18:34
17F：→ Eressea: 然後在交接打bondwire處模擬matching 36.229.60.228 09/06 18:35
18F：→ Eressea: 確認好再把天線加進去，chip上就只能模到 36.229.60.228 09/06 18:35
19F：→ Eressea: pad了那也沒辦法，所以實際上還是有差 36.229.60.228 09/06 18:35
20F：→ Eressea: 但會比完全不弄只打bondwire好 36.229.60.228 09/06 18:36
21F：推 Eressea: 不知道你電腦如何，我模擬60G，PCB一端y 36.229.60.228 09/06 18:59
22F：→ Eressea: 轉波導，一端打鎊線上晶片，24G ram 36.229.60.228 09/06 18:59
23F：→ Eressea: 跑得動 36.229.60.228 09/06 19:00
24F：→ h471083025: 請問交接處做matching 是打在pcb端對 223.140.156.29 09/06 19:16
25F：→ h471083025: 吧 可是這樣會再pcb上有很大的面積 223.140.156.29 09/06 19:16
26F：→ h471083025: y轉波導的意思是！？ 223.140.156.29 09/06 19:17
27F：推 Eressea: y是多打字的，就是電路板轉波導的結構 36.229.60.228 09/06 19:47
28F：→ Eressea: pad也做的，但那下線前就要想好 36.229.60.228 09/06 19:48
29F：→ Eressea: 有看過pad也做的，但那下線前就要想好 36.229.60.228 09/06 19:49
30F：→ h471083025: 但是晶片不是我做的，所以晶片端無法 223.136.19.244 09/07 11:00
31F：→ h471083025: 更改 223.136.19.244 09/07 11:00
32F：推 Eressea: 所以說晶片端就模擬到pad即可114.137.131.115 09/07 14:07
33F：→ h471083025: 那轉波導的意思就是CPWG的線即可對嗎 223.136.19.244 09/07 14:33
34F：→ h471083025: ？ 223.136.19.244 09/07 14:33
35F：推 Eressea: 轉波導那邊是我的需求啊，你不是要接天線114.137.131.115 09/07 16:13
36F：→ Eressea: ？114.137.131.115 09/07 16:13
37F：→ h471083025: 對 可是這樣還是要在波導跟天線間放 140.112.218.64 09/07 16:20
38F：→ h471083025: 阻抗匹配電路嗎 140.112.218.64 09/07 16:20
39F：推 Eressea: 這就有點看不懂了，你應該是晶片到天線吧114.137.131.115 09/07 16:22
40F：→ Eressea: ，晶片到電路版走線需要匹配，天線那端不114.137.131.115 09/07 16:22
41F：→ Eressea: 是本來就匹配好了？114.137.131.115 09/07 16:22
42F：推 xopig5464: 小弟也剛好遇到類似問題 可以評估一下 140.123.111.89 09/13 12:07
43F：→ xopig5464: 在PCB上做轉接架構抵銷電感性,還是在 140.123.111.89 09/13 12:07
44F：→ xopig5464: 晶片內處理，我用覆晶的方式 預計是做 140.123.111.89 09/13 12:07
45F：→ xopig5464: 在PCB上 正在模擬中QQ 140.123.111.89 09/13 12:07
46F：→ h471083025: X大 我的部分晶片無法覆晶因為pad 114.136.156.78 09/15 02:02
47F：→ h471083025: 太小 QQ 114.136.156.78 09/15 02:02