作者Goofer (周大俠)
看板comm_and_RF
標題[請益] CDR 各種問題 文長請耐心觀看
時間Sun Jul 30 17:06:32 2017
CDR 在通訊領域特別是高速傳輸介面中佔有很重要的角色
也因此在設計上會有許多相互交錯或是抵觸的考量
此外還須符合已知的系統規範(IEEE802.3)
切入正題
小弟目前正在研究一個25Gb/s NRZ的half rate CDR
首先我設定閉迴路頻寬，也就是jitter transfer的頻寬為20MHz
設定20MHz的原因是因為回授路徑上有一個除2的divider
與全速率的系統相比，整體的bandwidth會被除2，使得真正的bandwidth為10MHz
(設定12MHz的理由是採用802.3ba的jitter tolerance mask，文獻上的corner為4MHz
，而在其他文獻中又看到有一個將BW設為bit rate的1/2578倍的作法)
接著設定迴路濾波器之Phase margin為60度
我的charge pump是類比式的
average Iout=600uA
Kvco=2*pi*1.3Grad/volt
可以算出
R=416 ohm
Cs=59.4p Farad
Cp=4.59p Farad
Damping ratio=0.7089
natural frequency=9.118MHz
接著在模擬時我發現了矛盾
1.jitter peaking 若要小於0.1dB，damping ration就必須大於約4.6，必須將
迴路濾波器的phase margin調整至少大於89.5度，這樣一來會使得濾波器響應過慢而
失鎖
2.Jitter tolerance 若要好，就要設定較大的bandwidth，但是會使得recovered clock
的jitter很大，這兩者之間要如何取捨呢?
3.在Razavi 的光通訊中CDR的章節有提到10Gbs的CDR系統一般會將damping ratio設在
10~20之間，但是很明顯這樣的設定會使得系統操作在一個overdamped的行為，想請
問這樣的設定是不是有甚麼前提呢?因為控制系通不是操作在critical damped是
最好的嗎?
4.依照目前的經驗，jitter bandwidth會影響鎖定的速度與output jitter跟jitter-
-tolerance，open loop的phase margin會影響穩定度以及系統對phase error的響
應，有沒有可能bandwidth大到一定的程度以後，穩定性就沒辦法用這套準則來看呢?
W3db=2*damping ratio*Wn
dampging ratio無法無限上綱，Wn就會跟著加大，自然頻率過大使系統穩定度變差
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.114.108.172
※ 文章網址: https://webptt.com/m.aspx?n=bbs/comm_and_RF/M.1501405594.A.063.html
1F：推 xeaper: 感覺你要先考量pd怎麼做，是用bb還是linea 36.235.109.12 07/31 00:00
2F：→ xeaper: r，兩個系統的jtl與jtf不太一樣 36.235.109.12 07/31 00:00
3F：→ Goofer: 請問xeaper大您指的兩者JTOL跟JTF些微的140.114.108.172 07/31 03:37
4F：→ Goofer: 不太依樣是在那裡呢?我是用BBPD140.114.108.172 07/31 03:38
5F：→ Goofer: 之前參考過JLee的Modeling of BBCDR140.114.108.172 07/31 03:38
6F：→ Goofer: 當相位誤差超過BBPD的線性區會有slewing140.114.108.172 07/31 03:39
7F：→ Goofer: 請問您指的是這個嗎?140.114.108.172 07/31 03:39
8F：→ Goofer: 就我的認知，兩者在方程式上都是將輸入跟140.114.108.172 07/31 03:41
9F：→ Goofer: 輸出相減?140.114.108.172 07/31 03:41
10F：推 amistad: 之前經驗 1GE 使用 25M ， 10 GE 使用125 61.62.246.144 07/31 22:57
11F：→ amistad: M，& phase jitter 都有特別處理過的OCXO 61.62.246.144 07/31 22:57
12F：→ amistad: 。若是通用型PLL 像SiLab 跟ADI 都已經 61.62.246.144 07/31 22:58
13F：→ amistad: 不是純類比設計。是不是要先確認你clock 61.62.246.144 07/31 22:59
14F：→ amistad: input 的規格，以及目前 XGE 使用的電路 61.62.246.144 07/31 23:00
15F：→ amistad: 當作參考? 61.62.246.144 07/31 23:00