作者Goofer (周大侠)
看板comm_and_RF
标题[请益] CDR 各种问题 文长请耐心观看
时间Sun Jul 30 17:06:32 2017
CDR 在通讯领域特别是高速传输介面中占有很重要的角色
也因此在设计上会有许多相互交错或是抵触的考量
此外还须符合已知的系统规范(IEEE802.3)
切入正题
小弟目前正在研究一个25Gb/s NRZ的half rate CDR
首先我设定闭回路频宽，也就是jitter transfer的频宽为20MHz
设定20MHz的原因是因为回授路径上有一个除2的divider
与全速率的系统相比，整体的bandwidth会被除2，使得真正的bandwidth为10MHz
(设定12MHz的理由是采用802.3ba的jitter tolerance mask，文献上的corner为4MHz
，而在其他文献中又看到有一个将BW设为bit rate的1/2578倍的作法)
接着设定回路滤波器之Phase margin为60度
我的charge pump是类比式的
average Iout=600uA
Kvco=2*pi*1.3Grad/volt
可以算出
R=416 ohm
Cs=59.4p Farad
Cp=4.59p Farad
Damping ratio=0.7089
natural frequency=9.118MHz
接着在模拟时我发现了矛盾
1.jitter peaking 若要小於0.1dB，damping ration就必须大於约4.6，必须将
回路滤波器的phase margin调整至少大於89.5度，这样一来会使得滤波器响应过慢而
失锁
2.Jitter tolerance 若要好，就要设定较大的bandwidth，但是会使得recovered clock
的jitter很大，这两者之间要如何取舍呢?
3.在Razavi 的光通讯中CDR的章节有提到10Gbs的CDR系统一般会将damping ratio设在
10~20之间，但是很明显这样的设定会使得系统操作在一个overdamped的行为，想请
问这样的设定是不是有甚麽前提呢?因为控制系通不是操作在critical damped是
最好的吗?
4.依照目前的经验，jitter bandwidth会影响锁定的速度与output jitter跟jitter-
-tolerance，open loop的phase margin会影响稳定度以及系统对phase error的响
应，有没有可能bandwidth大到一定的程度以後，稳定性就没办法用这套准则来看呢?
W3db=2*damping ratio*Wn
dampging ratio无法无限上纲，Wn就会跟着加大，自然频率过大使系统稳定度变差
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 140.114.108.172
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/comm_and_RF/M.1501405594.A.063.html
1F：推 xeaper: 感觉你要先考量pd怎麽做，是用bb还是linea 36.235.109.12 07/31 00:00
2F：→ xeaper: r，两个系统的jtl与jtf不太一样 36.235.109.12 07/31 00:00
3F：→ Goofer: 请问xeaper大您指的两者JTOL跟JTF些微的140.114.108.172 07/31 03:37
4F：→ Goofer: 不太依样是在那里呢?我是用BBPD140.114.108.172 07/31 03:38
5F：→ Goofer: 之前参考过JLee的Modeling of BBCDR140.114.108.172 07/31 03:38
6F：→ Goofer: 当相位误差超过BBPD的线性区会有slewing140.114.108.172 07/31 03:39
7F：→ Goofer: 请问您指的是这个吗?140.114.108.172 07/31 03:39
8F：→ Goofer: 就我的认知，两者在方程式上都是将输入跟140.114.108.172 07/31 03:41
9F：→ Goofer: 输出相减?140.114.108.172 07/31 03:41
10F：推 amistad: 之前经验 1GE 使用 25M ， 10 GE 使用125 61.62.246.144 07/31 22:57
11F：→ amistad: M，& phase jitter 都有特别处理过的OCXO 61.62.246.144 07/31 22:57
12F：→ amistad: 。若是通用型PLL 像SiLab 跟ADI 都已经 61.62.246.144 07/31 22:58
13F：→ amistad: 不是纯类比设计。是不是要先确认你clock 61.62.246.144 07/31 22:59
14F：→ amistad: input 的规格，以及目前 XGE 使用的电路 61.62.246.144 07/31 23:00
15F：→ amistad: 当作参考? 61.62.246.144 07/31 23:00