作者lgn3325151 (灰色調)
看板comm_and_RF
標題[問題] TRL和SOLT校正法的限制
時間Sat Aug 11 16:25:40 2012
想請問版上的各位
(1)SOLT我看過了一些資料
其原理大概是利用Short、Open、Load、Thru
將順、逆向總共12項誤差求出
並將校正平面推到同軸電纜線的針尖處
想請問利用SOLT這種校正方法時，有什麼前提或是什麼限制需要注意的嗎?
(2)TRL其原理大概和SOLT相似
但它簡化了12項誤差模型剩8種
利用Thru、reflect、Line來求得這8個誤差項
a.其中reflect可以用開路的方式也可以用短路
但為什麼大家都是用開路的測試方法？
b.Thru和Line的相位差要為(20度~160度)加減180度
20度、160度以及180度是怎麼來的
怎麼會有這個限制?
c.除了b的限制外，使用TRL校正方法也有什麼前提或是什麼限制嗎?
這幾個問題找了一陣子了，仍是沒有一個很明確的答案
懇請大家解答了
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 114.37.84.82
1F：推 Zoma:SOLT校正的準確性來自於是否能精確定義各校正118.160.233.209 08/11 18:45
2F：→ Zoma:器的各項參數,如open電容,short電感...118.160.233.209 08/11 18:45
3F：→ Zoma:但其中最困難的是精準的做出50 ohm118.160.233.209 08/11 18:46
4F：→ Zoma:所以在board level自製校正器比較少用SOLT118.160.233.209 08/11 18:46
5F：→ Zoma:比如50 ohm常見做法是並聯兩個100ohm的電阻118.160.233.209 08/11 18:47
6F：→ Zoma:但這種作法在3GHz以上就會開始出現問題118.160.233.209 08/11 18:47
7F：→ Zoma:所以板子一般孩是比較常用TRL118.160.233.209 08/11 18:47
8F：→ Zoma:可是如果是on wafer量測,SOLT有cascade ISS118.160.233.209 08/11 18:48
9F：→ Zoma:即便不想花錢,我有試著自己畫光罩自己做118.160.233.209 08/11 18:48
10F：→ Zoma:Load是用NiCr自己用厚度估電阻率去做118.160.233.209 08/11 18:49
11F：→ Zoma:就算作不太準...也許20,30 ohm118.160.233.209 08/11 18:49
12F：→ Zoma:同時也不去定義開路電容和短路電感118.160.233.209 08/11 18:49
13F：→ Zoma:我試過k到50GHz還是可以得到很好的thru118.160.233.209 08/11 18:50
14F：→ lgn3325151:雖然看得不是很懂，但感謝Zoma118.169.203.104 08/11 20:20