作者lgn3325151 (灰色调)
看板comm_and_RF
标题[问题] TRL和SOLT校正法的限制
时间Sat Aug 11 16:25:40 2012
想请问版上的各位
(1)SOLT我看过了一些资料
其原理大概是利用Short、Open、Load、Thru
将顺、逆向总共12项误差求出
并将校正平面推到同轴电缆线的针尖处
想请问利用SOLT这种校正方法时，有什麽前提或是什麽限制需要注意的吗?
(2)TRL其原理大概和SOLT相似
但它简化了12项误差模型剩8种
利用Thru、reflect、Line来求得这8个误差项
a.其中reflect可以用开路的方式也可以用短路
但为什麽大家都是用开路的测试方法？
b.Thru和Line的相位差要为(20度~160度)加减180度
20度、160度以及180度是怎麽来的
怎麽会有这个限制?
c.除了b的限制外，使用TRL校正方法也有什麽前提或是什麽限制吗?
这几个问题找了一阵子了，仍是没有一个很明确的答案
恳请大家解答了
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 114.37.84.82
1F：推 Zoma:SOLT校正的准确性来自於是否能精确定义各校正118.160.233.209 08/11 18:45
2F：→ Zoma:器的各项参数,如open电容,short电感...118.160.233.209 08/11 18:45
3F：→ Zoma:但其中最困难的是精准的做出50 ohm118.160.233.209 08/11 18:46
4F：→ Zoma:所以在board level自制校正器比较少用SOLT118.160.233.209 08/11 18:46
5F：→ Zoma:比如50 ohm常见做法是并联两个100ohm的电阻118.160.233.209 08/11 18:47
6F：→ Zoma:但这种作法在3GHz以上就会开始出现问题118.160.233.209 08/11 18:47
7F：→ Zoma:所以板子一般孩是比较常用TRL118.160.233.209 08/11 18:47
8F：→ Zoma:可是如果是on wafer量测,SOLT有cascade ISS118.160.233.209 08/11 18:48
9F：→ Zoma:即便不想花钱,我有试着自己画光罩自己做118.160.233.209 08/11 18:48
10F：→ Zoma:Load是用NiCr自己用厚度估电阻率去做118.160.233.209 08/11 18:49
11F：→ Zoma:就算作不太准...也许20,30 ohm118.160.233.209 08/11 18:49
12F：→ Zoma:同时也不去定义开路电容和短路电感118.160.233.209 08/11 18:49
13F：→ Zoma:我试过k到50GHz还是可以得到很好的thru118.160.233.209 08/11 18:50
14F：→ lgn3325151:虽然看得不是很懂，但感谢Zoma118.169.203.104 08/11 20:20