作者vacuous (痾)
看板comm_and_RF
標題[問題] bondwire效應
時間Wed Dec 28 21:51:21 2011
目前在作current-steering DAC
不加bondwire前的模擬都可以達到要求.
可是加入bondwire後
current-steering DAC本身電路特性就是要高速切換大量電流
因此根據 V=L*di/dt
不管是Vdd輸入經過bondwire進入chip
或是輸出電流經過bondwire流出chip到PCB板上的附載電阻
如圖
http://ppt.cc/5_lq
都會有很大的抖動
目前想到的解決辦法:
一條bondwire大約是1nH/mm
chip上vdd和gnd多打幾條bondwire(並聯電感值降低)
也許考慮chip的單邊打兩排pad
但是可能因為互感的效應讓效果打折扣...
想請問有沒有其他建議的方法?
此外
看大部分的paper,
current-steering DAC的電流"似乎"是直接由pad流出到PCB板
經由板子上的電阻 將電流轉成電壓 (像我畫的圖片那樣)
不知道我的想法有錯嗎?
還是說要作buffer把電流訊號推出chip?
問題有點多
謝謝!!
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.231.66.170
1F：推 obov:vdd-gnd加大decap111.248.200.169 12/29 07:34
2F：推 DaiMeiji:我也遇到同樣的問題,好奇的問樓上decap指 140.112.48.46 12/29 13:59
3F：→ DaiMeiji:什麼? 140.112.48.46 12/29 13:59
4F：推 smallmac:Decoupling Capacitor...幫你維持 68.63.181.22 12/29 14:51
5F：→ smallmac:Power的穩定度... 68.63.181.22 12/29 14:51
6F：→ smallmac:樓上可以問問吳瑞北老師跟吳宗霖老師實 68.63.181.22 12/29 14:53
7F：→ smallmac:驗室同學,112就這兩個老師在做PI... 68.63.181.22 12/29 14:54
8F：推 DaiMeiji:cap接在vdd和gnd兩端嗎? 140.112.48.46 12/30 10:38
9F：→ DaiMeiji:若是vdd和gnd都有bondwire,就是兩個一起 140.112.48.46 12/30 10:39
10F：→ DaiMeiji:振 140.112.48.46 12/30 10:39