作者vacuous (痾)
看板comm_and_RF
标题[问题] bondwire效应
时间Wed Dec 28 21:51:21 2011
目前在作current-steering DAC
不加bondwire前的模拟都可以达到要求.
可是加入bondwire後
current-steering DAC本身电路特性就是要高速切换大量电流
因此根据 V=L*di/dt
不管是Vdd输入经过bondwire进入chip
或是输出电流经过bondwire流出chip到PCB板上的附载电阻
如图
http://ppt.cc/5_lq
都会有很大的抖动
目前想到的解决办法:
一条bondwire大约是1nH/mm
chip上vdd和gnd多打几条bondwire(并联电感值降低)
也许考虑chip的单边打两排pad
但是可能因为互感的效应让效果打折扣...
想请问有没有其他建议的方法?
此外
看大部分的paper,
current-steering DAC的电流"似乎"是直接由pad流出到PCB板
经由板子上的电阻 将电流转成电压 (像我画的图片那样)
不知道我的想法有错吗?
还是说要作buffer把电流讯号推出chip?
问题有点多
谢谢!!
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 61.231.66.170
1F：推 obov:vdd-gnd加大decap111.248.200.169 12/29 07:34
2F：推 DaiMeiji:我也遇到同样的问题,好奇的问楼上decap指 140.112.48.46 12/29 13:59
3F：→ DaiMeiji:什麽? 140.112.48.46 12/29 13:59
4F：推 smallmac:Decoupling Capacitor...帮你维持 68.63.181.22 12/29 14:51
5F：→ smallmac:Power的稳定度... 68.63.181.22 12/29 14:51
6F：→ smallmac:楼上可以问问吴瑞北老师跟吴宗霖老师实 68.63.181.22 12/29 14:53
7F：→ smallmac:验室同学,112就这两个老师在做PI... 68.63.181.22 12/29 14:54
8F：推 DaiMeiji:cap接在vdd和gnd两端吗? 140.112.48.46 12/30 10:38
9F：→ DaiMeiji:若是vdd和gnd都有bondwire,就是两个一起 140.112.48.46 12/30 10:39
10F：→ DaiMeiji:振 140.112.48.46 12/30 10:39