作者razavii (拉拉米)
看板comm_and_RF
標題[問題] 有關Mixed-signal(ADPLL)，類比電路和數位電路合再一起的問
時間Thu Jul 28 23:59:09 2011
我做的電路(ADPLL)有一塊是類比電路，這個我們實驗室就有在做，所以整個flow都蠻清楚的
另外一塊電路想利用verilog來做合成，最後把數位的layout跟類比的layout合再一起
因為實驗室問不到人，所以想請教版上的前輩
類比電路和數位電路要跑close-loop模擬要怎麼跑
一般我們都是用Hspice跑netlist
好像有聽過有verilog-A語法 (跟verilog-AMS一樣嗎?)
可以加在hspice一起跑
還是有其他的軟體可以推薦給我，可以跑的模擬
再來還有一塊還不太清楚
要如何把數位的layout跟類比的layout合再一起
是利用什麼軟體，或是利用工作站哪個軟體
ＬＶＳ會不會有問題
感謝各位前輩喔！
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 114.36.1.175
1F：推 baoerking:verilog-A跟AMS是不一樣的哦！ 140.113.179.2 07/29 09:57
2F：→ baoerking:AMS的方式就可以一起模擬了 140.113.179.2 07/29 09:58