作者razavii (拉拉米)
看板comm_and_RF
标题[问题] 有关Mixed-signal(ADPLL)，类比电路和数位电路合再一起的问
时间Thu Jul 28 23:59:09 2011
我做的电路(ADPLL)有一块是类比电路，这个我们实验室就有在做，所以整个flow都蛮清楚的
另外一块电路想利用verilog来做合成，最後把数位的layout跟类比的layout合再一起
因为实验室问不到人，所以想请教版上的前辈
类比电路和数位电路要跑close-loop模拟要怎麽跑
一般我们都是用Hspice跑netlist
好像有听过有verilog-A语法 (跟verilog-AMS一样吗?)
可以加在hspice一起跑
还是有其他的软体可以推荐给我，可以跑的模拟
再来还有一块还不太清楚
要如何把数位的layout跟类比的layout合再一起
是利用什麽软体，或是利用工作站哪个软体
ＬＶＳ会不会有问题
感谢各位前辈喔！
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 114.36.1.175
1F：推 baoerking:verilog-A跟AMS是不一样的哦！ 140.113.179.2 07/29 09:57
2F：→ baoerking:AMS的方式就可以一起模拟了 140.113.179.2 07/29 09:58