作者vainly (現在放棄比賽就結束了)
看板comm_and_RF
標題[問題] 關於電晶體的截止頻率
時間Thu Aug 26 23:32:49 2010
最近在做除頻器的時候突然想到一個問題,就是電晶體的截止頻率ft和崩潰電壓
因為最近在做20GHz的Frequency divider 但是突然想到注入電晶體的尺寸(通道
長度)與截止頻率和崩潰電壓間的關係,因為之前上課老師有提過忽然想到(PA的課)
不知道在做除頻器時是不是也要考慮這兩者,如果是要怎麼看尺寸適不適合,映像如果
到達ft時電晶體就沒有gain,相對於除頻器而言gain的意義為何?因為並不像PA需要放
大,故這不是很懂?有幫有能幫我解答嗎?
PS:想補問一下,關於除頻器的phase noise的模擬(非free running)好像大家都說不準
(模擬上),好像與量測時的訊號產生器有關,但模擬時有變好的趨勢在量測時可以相信嗎?
還是就完全沒關係
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.123.112.194
※ 編輯: vainly 來自: 140.123.112.194 (08/26 23:40)
1F：推 linakai:中正的學弟 製程是？ 118.161.248.57 08/27 00:05
2F：→ vainly:我是下CMOS 18的140.123.218.146 08/27 01:19