作者caine06 (Caine)
看板comm_and_RF
標題[問題] 請問一下，cadence與實際下線的差別 ?
時間Thu Apr 23 23:50:14 2009
想請問一下
小弟想比較晶片的功率與面積…等
於是找了篇與我研究相關的paper
但是我只做到cadence分析的功能
而那篇paper有做到實際下線
想請問兩者的數據是可以比較的嗎??
謝謝!!
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 220.140.237.209
1F：推 Williamette:你要比當然可以比 只是完全沒有意義 115.43.142.76 04/24 00:07
2F：推 deathcustom:你可以去看很多paper上面的有寫 122.116.95.114 04/24 00:07
3F：→ deathcustom:measure/simulation 122.116.95.114 04/24 00:07
4F：→ deathcustom:基本上現在的model做出來大概90%以上 122.116.95.114 04/24 00:08
5F：→ deathcustom:準確(除非是90/65/45nm製程） 122.116.95.114 04/24 00:08
6F：→ deathcustom:喔對了，數位的power, delay這些通常 122.116.95.114 04/24 00:26
7F：→ deathcustom:不準XDDD 122.116.95.114 04/24 00:26
8F：推 cpt:當然可以比較 只是要考慮到process variation 192.102.209.4 04/24 08:26
9F：→ cpt:拿一顆IC的量測數據和模擬來比較 意義不大 192.102.209.4 04/24 08:27
10F：→ cpt:但量測100顆或1000顆IC 作統計分析 和模擬的 192.102.209.4 04/24 08:28
11F：→ cpt:差距應該就不會太離譜(若foundry model夠好) 192.102.209.4 04/24 08:28
12F：→ caine06:謝謝，我知道了!!220.140.237.119 04/25 21:18