作者bboobb (真累...)
看板comm_and_RF
標題Re: [問題] 接收機設計....
時間Sat Jun 14 00:14:13 2008
如果只是想測試性的下線
可以在VCO輸入端給一個定值的bias電壓嗎？
這樣頻率就不會跑了吧？
煩請高手指教囉
※ 引述《ihlin ()》之銘言：
: ※ 引述《dearbear (機車 3+1 橫之旅)》之銘言：
: : 一般在設計射頻晶片接收機(receiver)時候
: : 大多只設計lna和mixer
: : lo訊號採用外部的儀器給
: : 現在如果多加入vco的設計進去(不含pll)
: : 這樣震盪出來的信號直接給接收機使用
: : 會不會有什麼問題
: : 會不會相位雜訊太糟糕或是頻率會飄掉.....
: 如果是CMOS設計的話，那這兩個問題確實嚴重，假設沒有PLL，
: 因為free running VCO的低頻phase noise很大
: 如果有in-band interferer或是訊號本身就是multi-tone的話
: 在reciprocal mixing下會產生in-band noise
: 而頻率會跑掉就更不用說了
: : 好像大多數有加vco的接收機電路都有包含pll給他鎖定頻率
: : 有大大看過lna_+mixer+vco的電路設計???
: : 謝謝!!
: 沒有PLL的receiver在一些學術界的超高頻設計還滿常見的，
: 到ieeexplore用找>20GHz的receiver應該可以找到一堆
: http://0rz.tw/994d6 <-- 一例
--
你知道零減八等於多少嗎?^^........
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.122.239.19