作者bboobb (真累...)
看板comm_and_RF
标题Re: [问题] 接收机设计....
时间Sat Jun 14 00:14:13 2008
如果只是想测试性的下线
可以在VCO输入端给一个定值的bias电压吗？
这样频率就不会跑了吧？
烦请高手指教罗
※ 引述《ihlin ()》之铭言：
: ※ 引述《dearbear (机车 3+1 横之旅)》之铭言：
: : 一般在设计射频晶片接收机(receiver)时候
: : 大多只设计lna和mixer
: : lo讯号采用外部的仪器给
: : 现在如果多加入vco的设计进去(不含pll)
: : 这样震荡出来的信号直接给接收机使用
: : 会不会有什麽问题
: : 会不会相位杂讯太糟糕或是频率会飘掉.....
: 如果是CMOS设计的话，那这两个问题确实严重，假设没有PLL，
: 因为free running VCO的低频phase noise很大
: 如果有in-band interferer或是讯号本身就是multi-tone的话
: 在reciprocal mixing下会产生in-band noise
: 而频率会跑掉就更不用说了
: : 好像大多数有加vco的接收机电路都有包含pll给他锁定频率
: : 有大大看过lna_+mixer+vco的电路设计???
: : 谢谢!!
: 没有PLL的receiver在一些学术界的超高频设计还满常见的，
: 到ieeexplore用找>20GHz的receiver应该可以找到一堆
: http://0rz.tw/994d6 <-- 一例
--
你知道零减八等於多少吗?^^........
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.122.239.19