作者theda (無限)
看板comm_and_RF
標題[問題] RTL語法問題...
時間Sat Mar 15 01:15:47 2008
我是verilog的新手....
我想請問一個基本的問題，在verilog中
a=b;
與
a<=b;兩者的差異在哪裡?
我只知道一個是non-blocking一個是blocking
好像跟是不是同時執行有關....
想知道能不能有詳細依點的解釋，另外這兩種都可以合成嗎?
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 211.74.81.41
2F：→ wildwolf:兩者都可合成，如果你是為了要用合成使用 140.113.212.31 03/15 05:25
3F：→ wildwolf:verilog 的話，描述 combintaional logic 140.113.212.31 03/15 05:26
4F：→ wildwolf:時使用 = , 描述 sequentail logic 使用 140.113.212.31 03/15 05:26
5F：→ wildwolf: <= 140.113.212.31 03/15 05:27
6F：推 froalc:推 163.13.133.35 03/15 16:57
7F：→ sasako:都可以合..220.132.144.169 03/17 02:26
8F：→ sasako:只是用錯 合出來的東西可能不是你想要的220.132.144.169 03/17 02:27