作者theda (无限)
看板comm_and_RF
标题[问题] RTL语法问题...
时间Sat Mar 15 01:15:47 2008
我是verilog的新手....
我想请问一个基本的问题，在verilog中
a=b;
与
a<=b;两者的差异在哪里?
我只知道一个是non-blocking一个是blocking
好像跟是不是同时执行有关....
想知道能不能有详细依点的解释，另外这两种都可以合成吗?
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 211.74.81.41
2F：→ wildwolf:两者都可合成，如果你是为了要用合成使用 140.113.212.31 03/15 05:25
3F：→ wildwolf:verilog 的话，描述 combintaional logic 140.113.212.31 03/15 05:26
4F：→ wildwolf:时使用 = , 描述 sequentail logic 使用 140.113.212.31 03/15 05:26
5F：→ wildwolf: <= 140.113.212.31 03/15 05:27
6F：推 froalc:推 163.13.133.35 03/15 16:57
7F：→ sasako:都可以合..220.132.144.169 03/17 02:26
8F：→ sasako:只是用错 合出来的东西可能不是你想要的220.132.144.169 03/17 02:27