作者BuBuChen (倫)
看板comm_and_RF
標題Re: [請益] 有關LOD effect
時間Wed Mar 12 15:57:28 2008
※ 引述《ihlin ()》之銘言：
: 我想這個是<0.13um製程才會出現的問題，
: 我現在用的是 TSMC .13um 1P8M的製程，
: 裡面用的BSIM3 Model版本有把BSIM4裡面的LOD effect考慮進來，
: 把SA和SB這兩個參數放進去的結果，
: current shift竟然大的嚇人，
: 想請教有用先進製程的前輩們是否有碰過類似問題。
: 是真的影響很大，還是TSMC的model把這個effect的效應估計大了。
像在0.13um 90nm process裡
IO device (3.3V) 會有LOD effect嗎????
還是只有在core device這效應才會出來。謝謝。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 220.130.168.30