作者BuBuChen (伦)
看板comm_and_RF
标题Re: [请益] 有关LOD effect
时间Wed Mar 12 15:57:28 2008
※ 引述《ihlin ()》之铭言：
: 我想这个是<0.13um制程才会出现的问题，
: 我现在用的是 TSMC .13um 1P8M的制程，
: 里面用的BSIM3 Model版本有把BSIM4里面的LOD effect考虑进来，
: 把SA和SB这两个参数放进去的结果，
: current shift竟然大的吓人，
: 想请教有用先进制程的前辈们是否有碰过类似问题。
: 是真的影响很大，还是TSMC的model把这个effect的效应估计大了。
像在0.13um 90nm process里
IO device (3.3V) 会有LOD effect吗????
还是只有在core device这效应才会出来。谢谢。
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 220.130.168.30