作者li0 (喔耶~~~)
看板comm_and_RF
標題請問一下~~~~~關於breakdown voltage的問題~~~
時間Mon Feb 26 21:00:24 2007
請教各位先輩~~~~~~
關於breakdown的問題~~~~
像0.18製程channel length為0.18um的NMOS~~~~
drain to source的breakdown voltage大約是多少~~~
從1.8V的device名詞上可以看出什麼端倪嗎~?
如果在drain端放一個電感~~~~
swing可以達到兩倍~~~
這又是如何解釋~~~
還有drain to source breakdown 的機製和
drain to gate breakdown的機製是相同的嗎~??
在製程資料中好像查不到這個東西~~~
希望有前輩能為我解惑~~
感激不儘~~~~~^^
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.48.112
1F：推 cpt:接電感swing x2, 是因為電感使Vout可以超過Vdd128.237.224.109 02/27 00:59
2F：→ cpt:等效headroom就變2x了128.237.224.109 02/27 01:00
3F：推 cpt:至於機制, 一般都是impact ionization ->128.237.224.109 02/27 01:08
4F：→ cpt:avalanche breakdown128.237.224.109 02/27 01:09
5F：推 li0:感恩~~~~ 140.112.48.112 02/27 09:13