作者li0 (喔耶~~~)
看板comm_and_RF
标题请问一下~~~~~关於breakdown voltage的问题~~~
时间Mon Feb 26 21:00:24 2007
请教各位先辈~~~~~~
关於breakdown的问题~~~~
像0.18制程channel length为0.18um的NMOS~~~~
drain to source的breakdown voltage大约是多少~~~
从1.8V的device名词上可以看出什麽端倪吗~?
如果在drain端放一个电感~~~~
swing可以达到两倍~~~
这又是如何解释~~~
还有drain to source breakdown 的机制和
drain to gate breakdown的机制是相同的吗~??
在制程资料中好像查不到这个东西~~~
希望有前辈能为我解惑~~
感激不尽~~~~~^^
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.112.48.112
1F：推 cpt:接电感swing x2, 是因为电感使Vout可以超过Vdd128.237.224.109 02/27 00:59
2F：→ cpt:等效headroom就变2x了128.237.224.109 02/27 01:00
3F：推 cpt:至於机制, 一般都是impact ionization ->128.237.224.109 02/27 01:08
4F：→ cpt:avalanche breakdown128.237.224.109 02/27 01:09
5F：推 li0:感恩~~~~ 140.112.48.112 02/27 09:13