※ 引述《ihlin ()》之銘言： : ※ 引述《ninam (無聲的呢喃)》之銘言： : : 這問題可能有點基本 : : 但對我來講蠻迫切的 : : 請問一下我在input、output和vdd中 : : 3nh : : 外部電路---------mmmmmmm------------內部電路 : : | | : : | | : : ---- ---- : : ----3pf ----0.3pf : : | | : : | | : : gnd gnd : : 我用此model做bondwire以及在輸出最後接50歐姆當做量測 : : 在input經bondwire後，波形就變的很難看 : : 以及output 在那邊的bondwire : : 前後端波形也都變成電壓在0那邊抖動 : : 請問我bondwire有弄錯嗎 : : 還是我少考慮某些東西了 : 小意見: : 如果你那個3pF不是打錯字的話，那你的bondwire模型肯定是錯的， : 既使沒打錯，我個人的經驗是300fF還是太大。 : 高頻的話，波形難看是正常，common mode voltage只在於你的偏壓怎麼給而已。 : 你的VDD上有3nH這件事考慮進去，然後看看結果合不合理。 1.手邊工研院提供的ESD PAD的AIN_18 接腳分別是VDD VSS Z (Z接訊號) (Z 0) c=192.963f (Z VSS) c=37.8178f (Z VDD) c=35.0375f (跑post-sim的結果) 所以應該是你先跑你的PAD到底跑出來多少電容會更為恰當 可能你PAD對地電容根本沒這麼大 2.你假如輸出buffer是用open drain的話 有沒有忘記把bias-T的model也放進去模擬 有沒有接VDD? 有沒有放顛倒? 看你畫的圖的感覺好像沒有提到用到bias-T的樣子 "要怎麼量測就要怎麼模擬".....From Prof.劉深淵 所以這個也是你可以再確認的地方 確定你從晶片要出去 到板子 到cable 到儀器 是不是都有考慮到 這樣子的模擬也比較貼近真實 才不會回來的是顆石頭XD (因為我之前模擬就沒加biasT就跑不出什麼東西...明明是full swing的波形打出去=.=) 3.bond wire的電容很小 應該只有到f這個order而已 假如是用package的話可能就會比較大吧(?) 4.板子假如沒畫好 bond wire就得打很遠 所以搞不好你的3nH可以再大一點以防這個問題 可能5~6nH吧....印象中 -- --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.112.48.155