作者invalid (everlasting)
看板comm_and_RF
標題Re: lvs/pex的一些問題
時間Wed Sep 13 08:25:49 2006
※ 引述《wildwolf (可愛的哲哲)》之銘言：
: ※ 引述《invalid (everlasting)》之銘言：
: : → wildwolf:你是不是不會 AMS design flow 啊 ? 140.113.212.9 09/12 16:51
: : AMS design flow?
: : 你是說寫verilog/VHDL AMS那種嗎?
: : 那種東西就跟gate-level的一些軟體差不多
: 重點是把 composer-schematic 當作核心，
: 畫完電路圖後，藉由 ADE 呼叫 hspice 模擬，
: 將整個設計環境綁在 Virtoso 平台上。
: 之後再以 block-based 方式，取代 circuit block
: 的 view 從 schematic 改成 PEX extracted netlist
: 作 post-sim. 應該問題會比較少。
: 其實你如果堅持要寫 hspice netlist, 那為什麼不一開始
: 建立 netlist 的時候用的 device name 就與 PEX 出來的用一樣就好了 ?
因為PDK提供給Hspice跟Composer的model name本來就不一樣
如果要用hspice跑模擬，一定要用"nch"當device name
而PEX雖然output option選擇hspice format,可是輸出的device name
卻是"N" "N1" (看是不是nmos in DNW會有不同)
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.229.26.148
1F：推 pow:能不能改model file裡面的名字？ 24.211.186.84 09/13 10:03
2F：推 invalid:可以是可以啦..但是這樣以後維護比較麻煩 61.229.26.148 09/13 10:15
3F：→ invalid:而且這樣跟其他人用的就不一樣啦 61.229.26.148 09/13 10:16
4F：→ invalid:流通,或是之後的更新都要注意一點 61.229.26.148 09/13 10:16