作者invalid (everlasting)
看板comm_and_RF
标题Re: lvs/pex的一些问题
时间Wed Sep 13 08:25:49 2006
※ 引述《wildwolf (可爱的哲哲)》之铭言：
: ※ 引述《invalid (everlasting)》之铭言：
: : → wildwolf:你是不是不会 AMS design flow 啊 ? 140.113.212.9 09/12 16:51
: : AMS design flow?
: : 你是说写verilog/VHDL AMS那种吗?
: : 那种东西就跟gate-level的一些软体差不多
: 重点是把 composer-schematic 当作核心，
: 画完电路图後，藉由 ADE 呼叫 hspice 模拟，
: 将整个设计环境绑在 Virtoso 平台上。
: 之後再以 block-based 方式，取代 circuit block
: 的 view 从 schematic 改成 PEX extracted netlist
: 作 post-sim. 应该问题会比较少。
: 其实你如果坚持要写 hspice netlist, 那为什麽不一开始
: 建立 netlist 的时候用的 device name 就与 PEX 出来的用一样就好了 ?
因为PDK提供给Hspice跟Composer的model name本来就不一样
如果要用hspice跑模拟，一定要用"nch"当device name
而PEX虽然output option选择hspice format,可是输出的device name
却是"N" "N1" (看是不是nmos in DNW会有不同)
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 61.229.26.148
1F：推 pow:能不能改model file里面的名字？ 24.211.186.84 09/13 10:03
2F：推 invalid:可以是可以啦..但是这样以後维护比较麻烦 61.229.26.148 09/13 10:15
3F：→ invalid:而且这样跟其他人用的就不一样啦 61.229.26.148 09/13 10:16
4F：→ invalid:流通,或是之後的更新都要注意一点 61.229.26.148 09/13 10:16