※ 引述《wildwolf (可愛的哲哲)》之銘言： : 如果你是用 PDK, PDK 裡有提供 schematic, : 你要用他提供的對應 MOS schematic 圖來畫電路， : 不能用 analogLib 裡面的 nmos4 和 pmos4 之類的咚咚， : 自然產生 hspice netlist 時 device 名字就會與 SPICE model 相同。 你說的是用cadence的composer去畫schematic才會有analogLib的東東吧 事實上用composer是不會有轉檔的問題，一切都很美好 只是我偏好用netlist的方法去設計... 用hspice模擬是沒什麼問題,PDK給hspice吃的的確就是nch 而很有趣的是，cadence的spectre吃的model name是nmos2v也不是N N好像是auCdl的model name(PDK中是這樣寫的@@)_ : : pex就更煩了 : : 要把'N','N1'改回nch才能跑hspice : 你可以去改 Calibre 的 command file, : 像 : DEVICE MN(N_12_HSL130E) RBNGAT PLY_C NSD_C NSD_C PSUB <DIFF> : ^^^^^^^^^^^^這個就是 PEX 產生的 device name, 把他改成與 : SPICE model 相同就好了。 這是個好方法 後來我翻翻manual發現也可以在後面加 "NETLIST MODEL nch" : : 要先在rule中設定'UNIT CAPACITANCE fF' : : 抓出來的parasitic大小才會對 : : 不過這樣設之後，原本電路中非parasitic的電容就小了e-15倍@@... : : 變成要改的很爽... : 這個問題說不定是你自己本身的問題。 : 資訊太少無法瞭解。 最早的問題是post-sim結果看起來太奇怪 去檢查netlist中發現 抓出來的parasitic cap大小太誇張(但是電路中的mimcap是對的) 譬如 C1 c1t ctb 0.05 有0.05 F ...大的非常誇張 覺得應該是pex沒有把cap的單位輸出才會這樣 而TSMC for pex ruleset中有幾行comment // Following line(s) should be in your rulesfile // UNIT CAPACITANCE ff // Above line(s) should be in your rulesfile 於是加上UNIT CAPACITANCE ff 之後parasitic的值'合理'了許多.. 不過原來電路的mimcap就爆了..小了e-15倍.... 我的想法是，由於抓出mimcap主要是由LVS rule決定 而parasitic是由pex rule,兩者對單位電容的定義不同變成了災難@@... --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 61.229.46.165