※ 引述《wildwolf (可爱的哲哲)》之铭言： : 如果你是用 PDK, PDK 里有提供 schematic, : 你要用他提供的对应 MOS schematic 图来画电路， : 不能用 analogLib 里面的 nmos4 和 pmos4 之类的咚咚， : 自然产生 hspice netlist 时 device 名字就会与 SPICE model 相同。 你说的是用cadence的composer去画schematic才会有analogLib的东东吧 事实上用composer是不会有转档的问题，一切都很美好 只是我偏好用netlist的方法去设计... 用hspice模拟是没什麽问题,PDK给hspice吃的的确就是nch 而很有趣的是，cadence的spectre吃的model name是nmos2v也不是N N好像是auCdl的model name(PDK中是这样写的@@)_ : : pex就更烦了 : : 要把'N','N1'改回nch才能跑hspice : 你可以去改 Calibre 的 command file, : 像 : DEVICE MN(N_12_HSL130E) RBNGAT PLY_C NSD_C NSD_C PSUB <DIFF> : ^^^^^^^^^^^^这个就是 PEX 产生的 device name, 把他改成与 : SPICE model 相同就好了。 这是个好方法 後来我翻翻manual发现也可以在後面加 "NETLIST MODEL nch" : : 要先在rule中设定'UNIT CAPACITANCE fF' : : 抓出来的parasitic大小才会对 : : 不过这样设之後，原本电路中非parasitic的电容就小了e-15倍@@... : : 变成要改的很爽... : 这个问题说不定是你自己本身的问题。 : 资讯太少无法了解。 最早的问题是post-sim结果看起来太奇怪 去检查netlist中发现 抓出来的parasitic cap大小太夸张(但是电路中的mimcap是对的) 譬如 C1 c1t ctb 0.05 有0.05 F ...大的非常夸张 觉得应该是pex没有把cap的单位输出才会这样 而TSMC for pex ruleset中有几行comment // Following line(s) should be in your rulesfile // UNIT CAPACITANCE ff // Above line(s) should be in your rulesfile 於是加上UNIT CAPACITANCE ff 之後parasitic的值'合理'了许多.. 不过原来电路的mimcap就爆了..小了e-15倍.... 我的想法是，由於抓出mimcap主要是由LVS rule决定 而parasitic是由pex rule,两者对单位电容的定义不同变成了灾难@@... --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 61.229.46.165