作者xuwei (態度 意志 心)
看板comm_and_RF
標題[請益] 關於DC Block電容
時間Wed Sep 6 09:43:43 2006
請問一般來講
若在訊號輸入端需要一個很大的de_coupling電容(可能是50pF 或者更高)
這樣大的電容若畫在chip上 一定會佔掉大部份的面積
請問這樣的dc block電容 可以在量測時 在probe放一個dc block嗎?
若是可以 那麼我們在模擬時要怎麼估這個dc block的效應??
謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.48.110
1F：推 ihlin:什麼頻率要用到50pF啊？太大就放off-chip啊 75.35.105.156 09/06 09:44
2F：推 ihlin:parasitic就去廠商網頁找 75.35.105.156 09/06 09:45
3F：推 xuwei:我聽說在量測時在probe放一個DC_BLOCK 140.112.48.110 09/06 09:57
4F：→ xuwei:然後這個DC_BLOCK是接近理想的 140.112.48.110 09/06 09:59
5F：→ Kunyou:一般是在probe與儀器間加bias tee 140.112.19.56 09/08 20:51
6F：→ Kunyou:校準時可以同時把bias tee效應校準掉 140.112.19.56 09/08 20:52