作者xuwei (态度 意志 心)
看板comm_and_RF
标题[请益] 关於DC Block电容
时间Wed Sep 6 09:43:43 2006
请问一般来讲
若在讯号输入端需要一个很大的de_coupling电容(可能是50pF 或者更高)
这样大的电容若画在chip上 一定会占掉大部份的面积
请问这样的dc block电容 可以在量测时 在probe放一个dc block吗?
若是可以 那麽我们在模拟时要怎麽估这个dc block的效应??
谢谢
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.112.48.110
1F：推 ihlin:什麽频率要用到50pF啊？太大就放off-chip啊 75.35.105.156 09/06 09:44
2F：推 ihlin:parasitic就去厂商网页找 75.35.105.156 09/06 09:45
3F：推 xuwei:我听说在量测时在probe放一个DC_BLOCK 140.112.48.110 09/06 09:57
4F：→ xuwei:然後这个DC_BLOCK是接近理想的 140.112.48.110 09/06 09:59
5F：→ Kunyou:一般是在probe与仪器间加bias tee 140.112.19.56 09/08 20:51
6F：→ Kunyou:校准时可以同时把bias tee效应校准掉 140.112.19.56 09/08 20:52