各位科技版的前輩們大家好 這一個月的面試結束了 希望發點面試心得回饋一下 本身的背景114學碩、專長是類比IC 投履歷時也都是找類比IC相關職缺 大學成績70%、研究所成績大多在A/A+但沒有排名 一直到九月底才意識到大家研替已經開跑 才匆促地開始準備履歷與相關文件 最後只花幾天的時間整理，就沒頭沒腦地開始投履歷了 --------------------------------------------------- 1. 絡達（analog/power ic designer, mix signal ic designer） 覺得這間公司動作好快 我下午接近傍晚的時間才在104上投的履歷 竟然當天晚上就接到邀約面試的電話 而且我也是在這時候才開始查這間公司的近況 才知道這幾年不管是營收還是公司規模都增加得很快 因為絡達我投了兩個職缺 analog/power部門跟mix signal analog/power的主管與另一位工程師先進來 就直接開始進行簡報 除了中間針對簡報內容有提出一些疑問外 也針對一些有用到的block做一些由淺入深的問答 opamp的部分問得最多，例如： input common mode往上或往下動，哪個device會先掛 米勒補償裡R的作用、用passive device的缺點...等等 考量offset跟noise時各個device的重要性優先順序？原因為何...等等 後來甚至設了一些陷阱題把我引導到很弔詭的迴圈中 雖然當下有發現好像掉進陷阱了 但一時沒有想到要怎麼爬出來XD，主管也說沒有關係，繼續問別的問題 大致上還算順利 接著人資近來為我介紹了下公司的薪資福利制度以及最近的營運狀況 當天人資好像身體狀況不太好，一直打噴嚏 但還是很用心的為我介紹公司XD 我一直以為自己找研替的時間已經偏晚了，但人資卻問我為什麼這麼快就開始找 後來邀請我去聽他們辦在清大的說明會 雖然當下答應了會去，但當天一下子忙過頭忘記了... 在之後電話通知面試結果時還問了我一下說明會怎麼沒去（被抓到 當下其實滿感動的，原來長相有被記得XD （把時間拉回面試當天 與人資面談結束後則是mix signal的主管跟處長一起進來 原本想說...口好乾，該不會要再講一次吧... 但他們人很好的知道我前面已經報告過一次，讓我簡短的帶過就可以 所以也沒有問太深入的問題 聊了一下部門的工作內容，會做的東西...等等 大致上就是ADC/DAC/PLL這些跟我研究相近的東西 -- 結果：一週後電話通知錄取，在一週後電話中敘述offer內容 但我也表示自己面試還在進行中 公司那邊也很親切地表示願意給我時間做考慮 從面試時及後來給我的感覺來看，是一間我還滿喜歡的公司～ --------------------------------------------------- 2. 天鈺（類比/混訊IC設計工程師） 跟絡達在同一棟大樓裡，也是小小的 而這次也是兩個部門 先做了性向測驗後就請主管進來了 先是driver部門的主管 沒有開投影片，只有用白板敘述了一下做過的IC 聊了一下公司狀況...等等 之後是mix signal的主管進來 問了一些數位電路的問題 nand gate做enable控制時，訊號怎麼接delay會最小 或是給幾個input訊號，要我畫出nand gate中幾個internal node的電壓變化 還有nmos/pmos在傳high或low時的voltage drop 這類的問題 聊了之後發現這部門所謂的mix signal跟我想像的差很多 為了在特定規格、速度下最佳化整個電路的功耗與面積效益 所以數位電路用full custom去做 <--他們所謂的混訊 -- 結果：offer get --------------------------------------------------- 3. 立錡 （類比IC設計工程師） 面試這間公司前很緊張 算是第一場在比較大規模的公司進行的面試 又是類比IC的龍頭 近期又有聯發科併購的消息 前兩間面試自己得失心比較輕，來立錡相較之下就緊張很多 主管進來就直接開始進行投影片的面試 前半段的報告還算順利，後半段卻被電的體無完膚... 像是： 一個用於低電壓SC電路的clock boost電路 每個switch的Ron、電容大小....都可以根據操作速度與後端看到的負載去作最佳化的設計 主管認為我做的時候考量的不夠多，只是讓它「可以用」而已 也問了我OP input device的source跟bulk沒接在一起的話 除了有body effect造成Vth上升外還有哪些缺點 算是見識到立錡在analog領域的功力有多深厚... 之後主管介紹了一下自己部門 我也跟他聊了一下對於併購案的看法 還有一些對公司方面的小問題 就結束了這場面試 而主管也說他們會等全部的面試都結束後才會一併通知結果 所以會等比較久 -- 結果：感謝函 --------------------------------------------------- 4. 矽創-台北（類比IC設計工程師） 一面： 公司地點好像搬到新位址不久，整個很新很漂亮！ 到了之後先進行一些測驗，包括： 英文聽力、英文書信、專業測驗、性向測驗 覺得自己聽力應該考得很慘 專業考卷方面則是一些常見的類比電路基礎觀念（但我也寫得不是很好... 進來了兩位不同部門的主管 其中一位剛好我做過的東西他也都做過，所以問了滿多常見的設計考量 另一位全程倒是都比較安靜 只有問我過去下線經驗中量測結果不如預期，有沒有找到問題癥結點 而第一位好像因為比較忙碌，他想問的問題問完後就先離開了 另一位話比較少的主管則是留下來跟我聊了下自己部門 讓我問些問題 很幸運的剛好對方是清大的學長，覺得很好聊 當時也表示覺得我程度不錯，應該會有二面 二面： 有三個人輪流面我，分別是一面時兩個部門的高階主管以及研發長 driver部門的主管是數位背景，人很親切 聊了很多人格上的話題 像是... 「從自傳感覺你是一個在課外活動上有豐富經歷的人， 你覺得優勢是什麼？劣勢是什麼？」 主管在過程中也不斷強調這些問題都沒有標準答案 有很明顯感覺到矽創的氣氛跟別的公司不太一樣 所以讓我很放心的去跟主管聊了些我一直都還沒有定見的話題， 像是選擇到不同公司有什麼優缺點（聯詠v.s矽創 大公司 or 小公司 / 累一點但高薪 or 輕鬆一點但薪水相對低 之後則是touch部門的主管 發現跟一面時是同一位 才知道原來一面本來不是他要去面，因為原本指派的工程師太忙才由他來 這位主管個性比較直接步調比較快 大致上聊的跟前一位主管是差不多的話題 而我原本對矽創的印象就是： 很穩，不太會因為景氣差而嚴重影響營運狀況 不過成長的幅度好像也相對比較小比較緩慢（? 但主管覺得我看到的是「兩三年前的矽創」 面談中也跟我預告明年開始會慢慢展現一些成果出來 最後則是研發長 要我敘述一下自己的成長背景 針對我敘述的內容有再延伸討論一些人格上的特質 之後跟我介紹了一下公司 主要是理念方面 聽了之後覺得矽創的風氣真的好棒 像是 「你敢想，就不用擔心公司不讓你去做 有什麼創新的想法都可以提出來討論，大家會一起幫你評估可不可行」 「工作是用來經營我們『生活』的『工具』，不是全部」 可能因為我自己個性的關係，聽到這裡內心非常的澎湃XD 整體下來感覺是一間氣氛跟精神比較像外商的公司（？ -- 結果：感謝函 --------------------------------------------------- 5. 聚積（類比IC工程師） 寫性向測驗、專業考卷 之後跟主管報告做簡報介紹做過的IC跟碩士研究內容 其實對這間公司的面談過程沒什麼印象了... 我只記得我去的時候口很乾 人資沒有倒水給我，我也不好意思開口跟她要XD -- 結果：無聲 --------------------------------------------------- 6. 原相 沒有任何測驗 到面談室兩位主管進來直接開投影片做簡報 問的問題也都在掌控之中 之後就聽主管介紹公司部門 聊了些對於新人的訓練方式等等 氣氛還算不錯主管人感覺也滿好的 整個面談在一個小時內就結束 可能面談結束後主管覺得還算滿意 當天回到學校後很快地又接到了二面邀約 馬上又騎車到公司去 一開始人資詢問我目前找研替的狀況後 介紹了些公司所提供的福利（但沒說薪資 之後副總進來就先遞了名片 原本以為二面應該氣氛會比較輕鬆，結果完全不是 我自己覺得...找研替或找工作這事：公司挑人、我們也挑公司，應該是互相的 但當下感覺對方很高姿態讓我感覺很差... -- 結果：無聲 --------------------------------------------------- 7. 聯詠（類比IC設計工程師） 到了之後先考英文（包括聽力跟文法，還算簡單 接著有一張專業測驗考卷 題目都不難但很多...（最後沒寫完 面談時一開始進來了五個人，但只有三個人聽到最後 包含了兩個部門、三個單位 分別是OATV的產品部、OATV的研發部、touch部門 主管主要也focus在我的簡報上 之中討論到我做single-end轉differential的電路為什麼用SC做而不是CT的架構 討論到後來我沒有成功的說服主管... 也問了些設計ADC時從high level架構端要如何考量如何設計...等問題 另外，由於我曾經在OATV做過兩個月的實習生（當時是在SA的主管下做 所以也聊了一下當時做了哪些事 -- 結果：人資來信說主管問我對系統工程師的工作有沒有興趣 我回信婉拒了 --------------------------------------------------- 整體心得： 因為自己很懶得為了面試研替而去複習類比課本 畢竟碩三了，研究進度又很趕...（被好多間公司懷疑來不來得及畢業orz 所以其實一些要寫專業考卷的公司我都沒有寫得很好 但看來看去大家考的都差不多 MOS的操作區域 MOS寄生電容隨電壓變化情形 不同架構的OP設計考量（頻率補償、cascode偏壓電壓、offset、noise... current mirror準度、swing...等等 其中 constant-gm、bandgap基本觀念也很常見 偏偏因為我們學校課程的安排都沒上到+我的研究題目完全不會做到 所以對這兩個東西幾乎是完全不懂= = 考卷出現我幾乎都空白（有點後悔在面試前沒有抱一下佛腳... 另外投影片真的很重要 可能東西夠多就可以把主管問的問題限制在自己較熟的部分 我的簡報內容大概分三段 (1) 大學實作專題設計的電路 <--有完成量測 (2) 碩一配合老師接的計畫做的電路 <--已tapeout未量測 (3) 自己的研究 <--進行中（只有報大綱、架構重點精神 因為(1)最完整、篇幅最多 有一些量測結果debug的東西可以呈現自己在之中學到什麼東西 不確定是不是剛好這幾間公司面試方式就這樣，幾乎沒怎麼考白板題 即使想問一些電路設計考量，主管也都直接拿投影片裡有的電路延伸去問 所以都還算熟悉 以上 希望有幫到需要這幾間公司資訊的人～ --

※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.114.28.62 ※ 文章網址: https://webptt.com/m.aspx?n=bbs/Tech_Job/M.1445694217.A.2E0.html ※ 編輯: raylock1216 (140.114.25.208), 10/27/2015 11:41:12 ※ 編輯: raylock1216 (140.114.28.62), 10/27/2015 17:57:32 ※ 編輯: raylock1216 (140.114.24.202), 02/03/2016 17:35:30