作者ttokin (這是什麼)
看板Tech_Job
標題[請益] Analog RD對layout的了解程度
時間Fri Mar 7 23:29:07 2014
小弟入行四年 大都待在小design house
最近公司schedule壓的很緊 弄layout整合的又很菜
就被叫去一起幫看 whole-chip LVS
雖然以前LAB有學過design flow 不過對於解LVS還是不在行
但layout主管對於做design的不會解LVS 覺得不可思議
雖說 有些公司RD也是要自己畫layout
不過對於analog RD來說到底是必備的嗎?
--
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.231.109.187
1F：→ FUNG73:這個不會真的會被人家質疑你analog在做什麼的.... 03/07 23:34
2F：→ dakkk:不是 也是會有專職的layout人員 03/07 23:34
3F：→ dakkk:很多類比RD下對策而已 03/07 23:35
4F：→ dakkk:但有bug你不會看 layout人員更無解 03/07 23:36
5F：推 youyouyou:解lvs 跟會layout本質上不一樣八..除非你說的layout 03/07 23:39
6F：→ youyouyou:指的是開laker畫的話..是沒錯啦 03/07 23:39
7F：推 obov:老實說這東西很吃tool跟經驗 03/07 23:44
8F：→ ttokin:小弟指的會layout是可以自己畫 自己debug 03/07 23:46
9F：推 pdaer:解lvs不是去看指令?這需要designer自己解?不是巴?! 03/07 23:52
10F：→ pdaer:雖然說如果熟CAD tool的lvs語法可以幫忙 但要RD跳下去也太.. 03/07 23:53
11F：推 dakkk:他說whole chip 也就是說 把個別lay的合起來時會有lvs err? 03/07 23:55
12F：→ ttokin:個別的都pass。全部連完有error 好像還有很多線short 03/08 00:05
13F：推 obov:還有甚麼好說的 作integration那個太廢 文章都講惹菜鳥 03/08 00:18
14F：→ obov:叫他一條一條自己去查阿 馬的 designer地位很高的 03/08 00:19
15F：→ wumingxian:designer地位很高?? 只能說工作多年看下來，職位沒什麼 03/08 00:27
16F：→ wumingxian:尊卑，沒後端support靠designer能幹嘛?大家都是小螺絲 03/08 00:29
17F：→ dakkk:其實要看老板 但多半的design house 很挺Designer 03/08 00:31
18F：→ dakkk:各部門都要優先支援RD 03/08 00:32
19F：→ wumingxian:designer地位如何是靠你的專業和能力累積出來的，而不 03/08 00:33
20F：→ wumingxian:是自我膨脹自認為高人一等。 這樣遲早被後端的人修理 03/08 00:34
21F：→ wumingxian:術業有專攻，先進製程layout,有多少designer能自己做? 03/08 00:36
22F：推 coolQQ:layout人員要解掉LVS error吧，有經驗的會跟你說是layout 03/08 00:37
23F：→ coolQQ:有問題還是schematic有錯誤 03/08 00:37
24F：→ wumingxian:現在EDA tool都蠻聰明的，LVS error方向抓不出是誇張點 03/08 00:39
25F：→ wumingxian:但夠專業的analog RD應該可以看出端倪提供線索 03/08 00:39
26F：推 jamtu:每一代tool版本不一樣吧 即便當學生換了一個版本就要適應 03/08 02:30
27F：→ jamtu:突然出問題要找完全是吃經驗 跟程度半點關係都沒有 03/08 02:30
28F：→ jamtu:難道你要expect那些國際大咖教授知道 03/08 02:31
29F：→ jamtu:出現0個錯很可能表示你把VDD跟GND連在一起了... 03/08 02:31
30F：推 obov:analog RD去抓whole chip lvs error? 真的頗ㄏ 03/08 02:41
31F：→ obov:都入行四年惹該有的價值能力擺在正確位置才對 03/08 02:41
32F：→ obov:沒有甚麼自我膨脹高人一等喇 先進製程layout也就比較複雜 03/08 02:43
33F：→ obov:是說whole chip layout又不是叫你去搞那種dummy還pitch rule 03/08 02:43
34F：→ obov:林盃layout engineer看多惹喇 專業? 顆顆 03/08 02:44
35F：推 obov:哀 都出來混那摸多年惹 上網又何必假掰呢 ㄎㄎ 03/08 02:53
36F：推 bxxl:既然術業有專攻,layout解自己工作上的問題不是應該的嗎? 03/08 08:06
37F：→ bxxl:而不是要找人來幫忙,別人幫不了又反過來質疑別人不行 03/08 08:07
38F：→ bxxl:說到底這是誰的責任 誰的業務範圍? 03/08 08:07
39F：推 h9602b:whole chip lvs能出問題的點太多了，叫cad team 的人一起 03/08 08:21
40F：→ h9602b:看比較實在 03/08 08:21
41F：推 h9602b:就遇過sram的spice 出現scale, std cell沒有，單位對不起 03/08 08:30
42F：→ h9602b:來，結果report檔幾百mb,還顯示一堆connection error,這你 03/08 08:30
43F：→ h9602b:從頭一條一條看，看一年也看不出來，如果各block單獨驗都沒 03/08 08:31
44F：→ h9602b:問題，叫cad的人幫忙看會比較快，這不是layout出錯的機會 03/08 08:31
45F：→ h9602b:很大 03/08 08:31
46F：→ hoyo992:查lvs就用hcell的方式檢查,之後一層層往上檢查 03/08 09:15
47F：→ hoyo992:我們公司的design都沒給過正確的SPI,每次我都自己改給他們 03/08 09:16
48F：推 spinnerl:小弟在敝司待六年 還沒被layout叫去解LVS過 03/08 10:19
49F：推 spinnerl:LVS當然是畫的那個人解呀 誰知道你在鬼畫符什麼 03/08 10:21
50F：推 spinnerl:Sub block就算了 whole chip就頗ㄏ 03/08 10:23
51F：推 totqoq:看一下可以,叫designer解就太過份,誰知道你鬼畫符是畫啥 03/08 11:42
52F：→ coolQQ:RD一定看得懂layout在畫什麼，有些較敏感訊號要特別處理 03/08 12:42
53F：→ coolQQ:比較常遇到spice寫錯或layout device畫錯 03/08 12:43
54F：推 cobrasgo:是我會很開心可以多學東西，RD多懂東西總是好的 03/08 18:53
55F：→ laker020:哪一家類比RD..需要自己畫layout..說來聽聽..Orz 03/08 22:53
56F：推 jsp0520:<---自己排layout的RD ... 還要幫忙看 DRC/LVS @@ 03/09 01:55
57F：推 JustinT:其實強的Analog RD是都要會的，你是台清交畢業的學生嗎？ 03/09 11:20
58F：推 muimio:先看lvs error~是線路不對還是device對不到 03/09 11:48
59F：→ bluemkevin:我覺得 layout 沒辦法找到 lvs 的錯誤這一點本身有點誇 03/09 14:52
60F：→ bluemkevin:張 03/09 14:52