作者ttokin (这是什麽)
看板Tech_Job
标题[请益] Analog RD对layout的了解程度
时间Fri Mar 7 23:29:07 2014
小弟入行四年 大都待在小design house
最近公司schedule压的很紧 弄layout整合的又很菜
就被叫去一起帮看 whole-chip LVS
虽然以前LAB有学过design flow 不过对於解LVS还是不在行
但layout主管对於做design的不会解LVS 觉得不可思议
虽说 有些公司RD也是要自己画layout
不过对於analog RD来说到底是必备的吗?
--
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 61.231.109.187
1F：→ FUNG73:这个不会真的会被人家质疑你analog在做什麽的.... 03/07 23:34
2F：→ dakkk:不是 也是会有专职的layout人员 03/07 23:34
3F：→ dakkk:很多类比RD下对策而已 03/07 23:35
4F：→ dakkk:但有bug你不会看 layout人员更无解 03/07 23:36
5F：推 youyouyou:解lvs 跟会layout本质上不一样八..除非你说的layout 03/07 23:39
6F：→ youyouyou:指的是开laker画的话..是没错啦 03/07 23:39
7F：推 obov:老实说这东西很吃tool跟经验 03/07 23:44
8F：→ ttokin:小弟指的会layout是可以自己画 自己debug 03/07 23:46
9F：推 pdaer:解lvs不是去看指令?这需要designer自己解?不是巴?! 03/07 23:52
10F：→ pdaer:虽然说如果熟CAD tool的lvs语法可以帮忙 但要RD跳下去也太.. 03/07 23:53
11F：推 dakkk:他说whole chip 也就是说 把个别lay的合起来时会有lvs err? 03/07 23:55
12F：→ ttokin:个别的都pass。全部连完有error 好像还有很多线short 03/08 00:05
13F：推 obov:还有甚麽好说的 作integration那个太废 文章都讲惹菜鸟 03/08 00:18
14F：→ obov:叫他一条一条自己去查阿 马的 designer地位很高的 03/08 00:19
15F：→ wumingxian:designer地位很高?? 只能说工作多年看下来，职位没什麽 03/08 00:27
16F：→ wumingxian:尊卑，没後端support靠designer能干嘛?大家都是小螺丝 03/08 00:29
17F：→ dakkk:其实要看老板 但多半的design house 很挺Designer 03/08 00:31
18F：→ dakkk:各部门都要优先支援RD 03/08 00:32
19F：→ wumingxian:designer地位如何是靠你的专业和能力累积出来的，而不 03/08 00:33
20F：→ wumingxian:是自我膨胀自认为高人一等。 这样迟早被後端的人修理 03/08 00:34
21F：→ wumingxian:术业有专攻，先进制程layout,有多少designer能自己做? 03/08 00:36
22F：推 coolQQ:layout人员要解掉LVS error吧，有经验的会跟你说是layout 03/08 00:37
23F：→ coolQQ:有问题还是schematic有错误 03/08 00:37
24F：→ wumingxian:现在EDA tool都蛮聪明的，LVS error方向抓不出是夸张点 03/08 00:39
25F：→ wumingxian:但够专业的analog RD应该可以看出端倪提供线索 03/08 00:39
26F：推 jamtu:每一代tool版本不一样吧 即便当学生换了一个版本就要适应 03/08 02:30
27F：→ jamtu:突然出问题要找完全是吃经验 跟程度半点关系都没有 03/08 02:30
28F：→ jamtu:难道你要expect那些国际大咖教授知道 03/08 02:31
29F：→ jamtu:出现0个错很可能表示你把VDD跟GND连在一起了... 03/08 02:31
30F：推 obov:analog RD去抓whole chip lvs error? 真的颇ㄏ 03/08 02:41
31F：→ obov:都入行四年惹该有的价值能力摆在正确位置才对 03/08 02:41
32F：→ obov:没有甚麽自我膨胀高人一等喇 先进制程layout也就比较复杂 03/08 02:43
33F：→ obov:是说whole chip layout又不是叫你去搞那种dummy还pitch rule 03/08 02:43
34F：→ obov:林盃layout engineer看多惹喇 专业? 颗颗 03/08 02:44
35F：推 obov:哀 都出来混那摸多年惹 上网又何必假掰呢 ㄎㄎ 03/08 02:53
36F：推 bxxl:既然术业有专攻,layout解自己工作上的问题不是应该的吗? 03/08 08:06
37F：→ bxxl:而不是要找人来帮忙,别人帮不了又反过来质疑别人不行 03/08 08:07
38F：→ bxxl:说到底这是谁的责任 谁的业务范围? 03/08 08:07
39F：推 h9602b:whole chip lvs能出问题的点太多了，叫cad team 的人一起 03/08 08:21
40F：→ h9602b:看比较实在 03/08 08:21
41F：推 h9602b:就遇过sram的spice 出现scale, std cell没有，单位对不起 03/08 08:30
42F：→ h9602b:来，结果report档几百mb,还显示一堆connection error,这你 03/08 08:30
43F：→ h9602b:从头一条一条看，看一年也看不出来，如果各block单独验都没 03/08 08:31
44F：→ h9602b:问题，叫cad的人帮忙看会比较快，这不是layout出错的机会 03/08 08:31
45F：→ h9602b:很大 03/08 08:31
46F：→ hoyo992:查lvs就用hcell的方式检查,之後一层层往上检查 03/08 09:15
47F：→ hoyo992:我们公司的design都没给过正确的SPI,每次我都自己改给他们 03/08 09:16
48F：推 spinnerl:小弟在敝司待六年 还没被layout叫去解LVS过 03/08 10:19
49F：推 spinnerl:LVS当然是画的那个人解呀 谁知道你在鬼画符什麽 03/08 10:21
50F：推 spinnerl:Sub block就算了 whole chip就颇ㄏ 03/08 10:23
51F：推 totqoq:看一下可以,叫designer解就太过份,谁知道你鬼画符是画啥 03/08 11:42
52F：→ coolQQ:RD一定看得懂layout在画什麽，有些较敏感讯号要特别处理 03/08 12:42
53F：→ coolQQ:比较常遇到spice写错或layout device画错 03/08 12:43
54F：推 cobrasgo:是我会很开心可以多学东西，RD多懂东西总是好的 03/08 18:53
55F：→ laker020:哪一家类比RD..需要自己画layout..说来听听..Orz 03/08 22:53
56F：推 jsp0520:<---自己排layout的RD ... 还要帮忙看 DRC/LVS @@ 03/09 01:55
57F：推 JustinT:其实强的Analog RD是都要会的，你是台清交毕业的学生吗？ 03/09 11:20
58F：推 muimio:先看lvs error~是线路不对还是device对不到 03/09 11:48
59F：→ bluemkevin:我觉得 layout 没办法找到 lvs 的错误这一点本身有点夸 03/09 14:52
60F：→ bluemkevin:张 03/09 14:52