原文標題： 美國工程師研發出新型 3D 晶片，性能超 2D 晶片一個數量級 原文連結： https://www.ithome.com/0/904/819.htm 發布時間： 2025/12/14 9:16:02 記者署名： 遠洋 原文內容： IT之家 12 月 14 日消息，據 InterestingEngineering 報導，美國工程師研發出一種具 有獨特架構的新型多層電腦晶片，有望開啟人工智慧硬體新紀元。 研究團隊指出，在硬體測試和模擬中，這款新型三維（3D）晶片的性能比傳統二維（2D） 晶片高出近一個數量級。 據IT之家瞭解，與當前主流的平面化 2D 晶片不同，該新型原型晶片的關鍵超薄元件如同 摩天大樓的樓層般垂直堆疊，其內部的垂直布線則如同大量高速電梯，可實現快速、大規 模的資料傳輸。該晶片憑藉創紀錄的垂直互連密度以及精心交織的儲存單元與計算單元， 有效規避了長期制約平面晶片性能提升的瓶頸問題。 斯坦福大學電氣工程系 William E. Ayer 講席教授、電腦科學教授、同時也是描述該晶 片成果論文的主要負責人 Subhasish Mitra 表示：“這為晶片製造與創新開啟了一個新 時代。正是此類突破，才能滿足未來人工智慧系統對硬體性能千倍提升的需求。” 儘管學術界此前已研製過實驗性 3D 晶片，但此次是首次在商業晶圓代工廠成功製造出具 備明確性能優勢的 3D 晶片。 研究團隊還指出，在傳統 2D 晶片上，所有元件都佈置於單一平面，記憶體分佈稀疏且有 限，資料只能通過少數幾條冗長而擁擠的路徑傳輸。由於計算單元的運行速度遠快於資料 移動速度，同時晶片無法在附近整合足夠記憶體，系統常常被迫等待資料，這一現象被工 程師稱為“記憶體牆”（memory wall），即處理速度超過晶片資料傳輸能力的臨界點。 卡內基梅隆大學電氣與電腦工程助理教授、該論文資深作者 Tathagata Srimani 表示： “通過將記憶體與計算單元垂直整合，我們可以更快地傳輸更多資料，就像高層建築中的 多部電梯能同時運送大量住戶上下樓層一樣。”Srimani 最初是在 Mitra 指導下從事博 士後研究時啟動了這項工作。 斯坦福大學、卡內基梅隆大學、賓夕法尼亞大學和麻省理工學院的工程師們與 SkyWater Technology 公司合作開發了這款 3D 晶片。 初步硬體測試顯示，該原型晶片的性能已比同類 2D 晶片高出約 4 倍。對更高堆疊層數 的未來版本進行的模擬表明，性能提升更為顯著：在真實 AI 工作負載（包括源自 Meta 開源 LLaMA 模型的任務）下，增加更多層級的設計可實現最高達 12 倍的性能提升。 研究團隊還聲稱，該設計為實現能效-延遲乘積（Energy-Delay Product, EDP）提升 100 至 1000 倍開闢了一條切實可行的路徑。EDP 是衡量速度與能效平衡的關鍵指標。 通過大幅縮短資料傳輸距離並增加大量垂直通路，該晶片能夠同時實現更高的吞吐量和更 低的單位操作能耗，這種組合長期以來被認為是傳統平面架構難以企及的目標。 賓夕法尼亞大學電氣與系統工程助理教授、該研究共同作者 Robert M. Radway 表示：“ ‘記憶體牆’與‘微縮牆’（miniaturization wall）構成了致命組合。我們通過緊密整 合記憶體與邏輯單元，並以極高密度向上建構，正面迎擊這一挑戰。這就好比計算領域的 曼哈頓 —— 我們能在更小的空間內容納更多‘居民’。” 心得/評論： https://stanford.io/459OYzw 美國多家大學跟SkyWater Technology成功造出單片式3D晶片 把記憶體跟運算單元垂直整合 就能有效解決記憶體牆和微縮牆的問題 這項研究除了獲得美國各機構資助外也獲得了三星的資助 --

※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 118.166.195.132 (臺灣) ※ 文章網址: https://webptt.com/m.aspx?n=bbs/Stock/M.1765704395.A.35B.html