原文标题： 美国工程师研发出新型 3D 晶片，性能超 2D 晶片一个数量级 原文连结： https://www.ithome.com/0/904/819.htm 发布时间： 2025/12/14 9:16:02 记者署名： 远洋 原文内容： IT之家 12 月 14 日消息，据 InterestingEngineering 报导，美国工程师研发出一种具 有独特架构的新型多层电脑晶片，有望开启人工智慧硬体新纪元。 研究团队指出，在硬体测试和模拟中，这款新型三维（3D）晶片的性能比传统二维（2D） 晶片高出近一个数量级。 据IT之家了解，与当前主流的平面化 2D 晶片不同，该新型原型晶片的关键超薄元件如同 摩天大楼的楼层般垂直堆叠，其内部的垂直布线则如同大量高速电梯，可实现快速、大规 模的资料传输。该晶片凭藉创纪录的垂直互连密度以及精心交织的储存单元与计算单元， 有效规避了长期制约平面晶片性能提升的瓶颈问题。 斯坦福大学电气工程系 William E. Ayer 讲席教授、电脑科学教授、同时也是描述该晶 片成果论文的主要负责人 Subhasish Mitra 表示：“这为晶片制造与创新开启了一个新 时代。正是此类突破，才能满足未来人工智慧系统对硬体性能千倍提升的需求。” 尽管学术界此前已研制过实验性 3D 晶片，但此次是首次在商业晶圆代工厂成功制造出具 备明确性能优势的 3D 晶片。 研究团队还指出，在传统 2D 晶片上，所有元件都布置於单一平面，记忆体分布稀疏且有 限，资料只能通过少数几条冗长而拥挤的路径传输。由於计算单元的运行速度远快於资料 移动速度，同时晶片无法在附近整合足够记忆体，系统常常被迫等待资料，这一现象被工 程师称为“记忆体墙”（memory wall），即处理速度超过晶片资料传输能力的临界点。 卡内基梅隆大学电气与电脑工程助理教授、该论文资深作者 Tathagata Srimani 表示： “通过将记忆体与计算单元垂直整合，我们可以更快地传输更多资料，就像高层建筑中的 多部电梯能同时运送大量住户上下楼层一样。”Srimani 最初是在 Mitra 指导下从事博 士後研究时启动了这项工作。 斯坦福大学、卡内基梅隆大学、宾夕法尼亚大学和麻省理工学院的工程师们与 SkyWater Technology 公司合作开发了这款 3D 晶片。 初步硬体测试显示，该原型晶片的性能已比同类 2D 晶片高出约 4 倍。对更高堆叠层数 的未来版本进行的模拟表明，性能提升更为显着：在真实 AI 工作负载（包括源自 Meta 开源 LLaMA 模型的任务）下，增加更多层级的设计可实现最高达 12 倍的性能提升。 研究团队还声称，该设计为实现能效-延迟乘积（Energy-Delay Product, EDP）提升 100 至 1000 倍开辟了一条切实可行的路径。EDP 是衡量速度与能效平衡的关键指标。 通过大幅缩短资料传输距离并增加大量垂直通路，该晶片能够同时实现更高的吞吐量和更 低的单位操作能耗，这种组合长期以来被认为是传统平面架构难以企及的目标。 宾夕法尼亚大学电气与系统工程助理教授、该研究共同作者 Robert M. Radway 表示：“ ‘记忆体墙’与‘微缩墙’（miniaturization wall）构成了致命组合。我们通过紧密整 合记忆体与逻辑单元，并以极高密度向上建构，正面迎击这一挑战。这就好比计算领域的 曼哈顿 —— 我们能在更小的空间内容纳更多‘居民’。” 心得/评论： https://stanford.io/459OYzw 美国多家大学跟SkyWater Technology成功造出单片式3D晶片 把记忆体跟运算单元垂直整合 就能有效解决记忆体墙和微缩墙的问题 这项研究除了获得美国各机构资助外也获得了三星的资助 --

※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 118.166.195.132 (台湾) ※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Stock/M.1765704395.A.35B.html