系 所：電子工程系 教 師：阮聖彰 必 選 修：選修 學 分：3 課程大概內容 Lecture_01 Computer Abstractions and Technology Lecture_02 Instructions: Language of the Computer Lecture_03_04 The Processor Lecture_05 Large and Fast:Exploiting Memory Hierarchy 上課用書 Computer Organization and Design RISC-V Edition: The Hardware Software Interface David Patterson and John Hennessy, 2017 上課方式 使用投影片上課，老師會講解一些處理器的設計重點，非常強調設計上的觀念，例如:這 裡為什麼要這樣設計等等 而太細節的部分老師不會細說，老師非常喜歡將設計上的一些概念與生活中的例子結合 個人覺得這樣的方式確實是滿好幫助理解，而且會比較印象深刻 評分方式 Homework兩次: 40% Midterm Exam: 30% Final Exam: 30% 作業 總共有兩次作業，都是與Verilog相關的 第一次是實作single cycle，第二次則是pipeline 但是其實不用太害怕，因為大部分的程式是助教已經寫好的， 我們只需要將空缺的程式碼補上就可以了，雖然作業剛發下來的時候乍看之下會覺得很複 雜 但是一步一步慢慢完成後就會發現沒有這麼困難 聽到有些學弟因為作業做不出來而二退其實滿可惜的 而這學期我覺得很棒的是，助教很有耐心的解釋作業 每個禮拜二五晚上也都會待在電腦教室，作業如果有任何問題都可以過去問 所以就算verilog基礎不好也是沒問題的 考試 期中期末考大概都只有10題，考試方式跟上課內容相關，可是論述的觀念題 例如:CISC與RISC的差別，為什麼pipeline不能一直切下去越多級越好 為什麼cpu開始朝多核心發展，為什麼要設計I-type指令(immediate) 答題的關鍵就是要寫到老師的點，有時候你覺得有回答到問題 但是老師覺得重要的點沒寫到的話，可能就會酌量扣分 有時候寫太少沒寫到重要的點-------->扣分 有時候寫太多不小心寫了錯的概念---->扣分 所以其實考卷沒有很好寫xd 基本上大家都是整面寫好寫滿 順帶一提，因為考試是考觀念，所以非常建議大家來上課， 如果翹課的話就算之後自己看投影片也可能不知道重點觀念在哪 加上老師上課偶爾會洩題，說這邊很重要一定會考什麼的 但是也有可能是騙人的，像是他強調了好幾次如何一次解決3種Hazard 結果根本沒考xd 總結 考師我覺得是電子系少數講課講得很清楚的老師 上課也常常會分享一些研究生或是業界的資訊 這學期也安排了3次業師課 依序是晶心科技、intel、ARM 因此也會額外的了解這堂課對於未來職場上的幫助 算是非常用心的 但是因為有些太細節的部份不會說，所以對於有要考研究所計算機組織的 可能幫助會沒那麼大，可以搭配看清大黃婷婷老師的ocw 講的非常清楚，兩邊一起學習的話效果會更好 成績分布： A+ 8人(20%) A 3人(7.5%) A- 6人(15%) B+ 2人(5%) 私心推薦指數(以五分計)★★★★★ 想要了解計算機組織與計算機結構的差別 ★*10 想要了解CPU怎麼設計的 ★*10 想要了解什麼是停車場分配與早餐店點餐問題 ★*10 想要修完之後研究所考試考滿分 ★*2 不喜歡早8，沒睡到中午會渾身不舒服 ★*1 --

※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 110.28.35.154 (臺灣) ※ 文章網址: https://webptt.com/m.aspx?n=bbs/NTUST_STUDY/M.1613961921.A.D81.html