http://tech.digitimes.com.tw/ShowNews.aspx?zCatId=A12 可程式邏輯新主義－當摩爾定律無法救您時...　您需要結構化ASIC 前言：首先，我們先用一個譬喻假設，如果一輛車的售價80萬元，一年半後只賣40萬元， 再過一年半只賣20萬元，想必汽車會熱賣狂銷，購車預算不夠的人只要稍等一些時日，車 價就會降到可以消費的價位，而已經用車多年且有意換車的人，也可用比過往遠低的費用 買到同級車來替換。 　不過，我們若補充說明一點：上述僅為汽車本體的單價費用，而啟動車子的車鑰匙須另 購，且鑰匙價格年年飛漲，今年1萬元、明年2萬元、後年5萬元，相信買車的盛況就會因 漲價的車鑰匙而稍退。 　雖然如此，但畢竟車鑰匙只要買一次即可，加上汽車本體售價日益便宜，因此對日益昂 貴的車鑰價格也就還能擔待、承受，整體支出上仍有機會比過去低廉。 　但是，由於偷車賊日益囂張，竊車手法也愈來愈先進巧妙，迫使消費者必須替換車鑰匙 ，以防汽車被偷，倘若一輛車要開5年，過去是車鑰匙也隨車使用5年，然今日因為怕車子 遭竊，變成5年內換3次車鑰、5次車鑰，甚至更多次，且鑰匙價格如前所述的不斷飛漲， 這時候車主就會直呼吃不消，車體單價的低廉性也就不再誘人。 　譬喻性的假設到此為止，以上的描述確實荒謬，真實的汽車產業及市場並非如此，但很 不幸的，今日的半導體產業正逐漸走向上述的情景。 　過去的半導體產業，的確因摩爾定律（Moore's Law）而大大受惠，在相同的晶圓面積 上，每18個月可以增加一倍的電晶體容納數，等於讓電路密度增加一倍，同樣的8吋（ 200mm）晶圓原本可製做、切割出40顆晶片，一年半後就可切割出80顆晶片，姑且不論封 裝、測試、良率等成本，業者確實能夠每18個月將晶片價格調降近半，如此消費者受惠於 單價，業者也可受惠於因價廉所增加的銷量，使半導體市場呈現總體擴增、買賣雙贏的局 面。 　不過，Moore's Law其實已逐漸不適用，能夠從Moore's Law上受惠的晶片業者正日益 減少中，而面對此一趨勢的到來，晶片業者必須要有因應的對策。 附註：製程（Process）密度的精進，正是為了在相同晶圓（Wafer）面積上獲取更多顆晶 片而努力，以90nm進步至65nm為例，其中90×90＝8100，65×65＝4225，面積上近乎有一 倍的精縮，如此相同面積的晶圓就有機會獲取比過去約多出一倍的晶片（裸晶；Die）顆 數，倘若不考慮前段的光罩（Mask）、過程中的良率（Yield）、及後段的封裝（Package ）、測試（Test）等成本，則使用新製程技術所產出的晶片，成本上也幾乎可比過去低50 ％，過去業者經常祭出快速調降晶片價格的策略，即是以更細密的製程技術為倚仗所實現 。此外晶圓廠（Foundry或IDM）積極從200mm（8吋）提升成300mm（12吋），同樣也是為 了強化量產規模的成本優勢。 ■今日以ASIC型式量產的困處 　為何說Moore's Law逐漸不能適用、不能受惠？這主要是因為光罩的價格成本不斷攀升 ，過去晶片業者不會太在意光罩的花費成本，因為光罩成本只需在晶片量產前的初始階段 花費一次，之後就不再有費用需求，直到下一次修改晶片電路時，才需要重新製做光罩， 屆時才有第二次的光罩花費，且光罩成本經由大量量產的晶片來加以均攤，使得光罩花費 在總體支出成本中幾乎可以忽略，如同花1,000元買一部入門級印表機，之後長時間大量 列印的成本幾乎都集中在墨水與紙張上，相對之下當初的印表機購買花費根本微不足道。 那麼，為何近年來光罩成本開始攀升？此問題有兩個答案，技術上的答案是：半導體電路 進入100um以下的密度製程後，光罩的製造難度陡峭攀升，難度提高自然使成本提高，以 90nm製程而言，其光罩就要百餘萬美元（新台幣3,300萬元以上），即便透過晶片的量產 均攤，依然在每顆晶片中佔據一定的比例成本，不像過去幾乎可以忽略。 　除了技術上的答案外，另一個答案是來自市場面，今日真正能大量量產的晶片，其應用 取向已經從過去的資訊通訊（Information Communication Technology；ICT）用IC，轉 變成消費性電子（Consumer Electronics；CE）IC，因此為ICT運用的晶片而製做光罩， 則有可能因晶片的量產數不足，不足以均攤最初的高昂光罩成本。 　不過，CE運用的IC也有其困擾，那就是產品生命週期過短，一項新產品的銷售熱潮經常 僅在3?9個月，此後也必須在一年內改版換新，例如過去當熱的寵物機，一起頭是養小雞 ，然而大家都是在養小雞後，就必須有養恐龍的新變化才行，否則就只有滯銷庫存的份。 無論是量產需求數受限，還是銷售時間過於短限，都使光罩成本無法像過去一樣：被量產 效益均攤到忽略。 　弄到最後，ICT方面幾乎只有處理器、記憶體等共通適用性極高的晶片，有機會使用到 最新、最先進的製程技術，而應用取向的創新晶片，都因量產需求數與產品生命週期等因 素，而無緣使用更細密的製程，並維持使用原有的量產製程技術，更甚者連投單量產的規 模都不夠，或者在商機上無法等待漫長時日（多在數十天以上）才能完成的光罩製做，最 後只得選擇用FPGA（Field-Programmable Gate Array；現場可程式化閘陣列）來實現晶 片設計及量產。 　上述的這一番道理，在國外的技術專文中，多喜歡以NRE（Non-Recurring Engineering ，無法受用在複製效益的工程心力）成本過高，及TAT（Turn-Around Time；設計、驗證 、修正微調的週期往返時間）時間過長來描述，NRE與TAT問題使晶片業者（在此指 Fabless）愈來愈無法投單量產，過去在1998年有10,000件以上的光罩申製需求，至2002 年已經銳減至3,500件，此外同一項晶片產品的電路改版次數也逐漸增加（從1~2次增至 2~4次），且次數間隔時間愈來愈短密，每次的電路改版就要廢棄過往的光罩，並重新製 做新版的電路光罩（稱為：重出光罩）。 也因此，許多人已經指出：雖然Moore's Law在預測上沒有失準、依然符合現實，但也僅 是在技術上依然合乎事實，但採行新製程技術的技術門檻、花費門檻已陡峭拉高，量產規 模效益卻因市場需量與市場週期而限縮，能使用新製程的晶片與業者日益減少，很明顯地 Moore's Law已不適用在務實市場。 ■今日以FPGA型式量產的困處 　接著我們反過來看，捨棄使用量產訂製晶片（Application-Specific Integrated Circuit；ASIC）的作法，而改以FPGA來實現、銷售所設計的晶片，對晶片業者有何影響 ？答案一樣是相當不合算，而且是成本、效能、用電等三方面都不合算。 首先，FPGA的晶片面積利用率低，與ASIC相較，FPGA有8成的電路面積用於線路信號的連 接傳遞（一般也慣稱為：接線路由）及基礎的邏輯單元，僅有2成是真正用於功能設計， 所以從裸晶成本上來看，FPGA比ASIC約貴上4倍。 　其次，因為是以標準的邏輯閘陣列來規劃電路，在運作的時序、時脈上也必須多加遷就 、擔待（為了晶片內各單元的機制能同步），不似ASIC能有更多的最佳化程序處理，加上 FPGA的執行效能與其面積利用率一樣低落：僅ASIC的2成效能，原因是電路密度寬鬆，電 子的傳遞需要走更遠的傳遞距離，使效率速度減緩。倘若一顆晶片以ASIC型式量產可達 2GHz的運作速度，若以FPGA型式實現將只有400MHz左右。 　同樣的，FPGA既然要耗用更多的電路面積才能實現與ASIC相同的功用，那麼用電上自然 也會更多，一般而言是ASIC作法的10~15倍。 附註：晶圓成本、用電等皆是理論上的保守粗估，另有分析與統計，高階FPGA的成本是 ASIC的10倍，用電更是多出400倍（靜態漏電過多）。 　凡此種種，使得FPGA只能用於少數應用領域，包括極頻繁變動電路設計的產品（如超級 電腦的智慧型運算或智慧型傳輸交換），極少量需求的產品（如特有的電子設計承接案） ，極昂貴的產品（如醫療設備、工業控制設備），極先期嘗試的產品上（新產品投入市場 的試產、試銷），或是被用在晶片開發設計階段的試行驗證（模擬、除錯），或用於較重 視安全性的設計方案（如軍方的加密性運作設備）。 　上述所列舉的種種應用，都不是真正大宗量產的ICT應用、CE應用，加上FPGA的用電過 多，使得FPGA幾乎沒有在手持式裝置上量產運用的例子，幾乎完全只用在具有充沛供電來 源（家用交流插座）的固定式產品中，至多用在電力次充沛的車內（車用直流電瓶）。 　但眾人皆知的，今日最熱賣的消費性電子產品，幾乎清一色是手持用品，包括數位相機 、個人數位助理、行動電話、數位隨身聽等，甚至也包括錄音筆、口袋電視、股票機、電 子字典、掌上型電玩等。 　既然消受不了昂貴、漫長的ASIC光罩，也不希望使用成本較貴、運作較慢、較耗電的 FPGA（好處是零光罩需求，且電路變更上最具彈性，甚至可在正式產品出貨後依舊可修改 電路，即運用In-System Program的系統內程式燒錄技術），那麼可有其他解方呢？有的 ！那就是結構化ASIC（Structured ASIC）。 http://tech.digitimes.com.tw/ShowNews.aspx?zCatId=A12 --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.112.48.60 ※ 編輯: yellowfishie 來自: 140.112.48.60 (06/03 08:46)