http://tech.digitimes.com.tw/ShowNews.aspx?zCatId=A12 可程式逻辑新主义－当摩尔定律无法救您时...　您需要结构化ASIC 前言：首先，我们先用一个譬喻假设，如果一辆车的售价80万元，一年半後只卖40万元， 再过一年半只卖20万元，想必汽车会热卖狂销，购车预算不够的人只要稍等一些时日，车 价就会降到可以消费的价位，而已经用车多年且有意换车的人，也可用比过往远低的费用 买到同级车来替换。 　不过，我们若补充说明一点：上述仅为汽车本体的单价费用，而启动车子的车钥匙须另 购，且钥匙价格年年飞涨，今年1万元、明年2万元、後年5万元，相信买车的盛况就会因 涨价的车钥匙而稍退。 　虽然如此，但毕竟车钥匙只要买一次即可，加上汽车本体售价日益便宜，因此对日益昂 贵的车钥价格也就还能担待、承受，整体支出上仍有机会比过去低廉。 　但是，由於偷车贼日益嚣张，窃车手法也愈来愈先进巧妙，迫使消费者必须替换车钥匙 ，以防汽车被偷，倘若一辆车要开5年，过去是车钥匙也随车使用5年，然今日因为怕车子 遭窃，变成5年内换3次车钥、5次车钥，甚至更多次，且钥匙价格如前所述的不断飞涨， 这时候车主就会直呼吃不消，车体单价的低廉性也就不再诱人。 　譬喻性的假设到此为止，以上的描述确实荒谬，真实的汽车产业及市场并非如此，但很 不幸的，今日的半导体产业正逐渐走向上述的情景。 　过去的半导体产业，的确因摩尔定律（Moore's Law）而大大受惠，在相同的晶圆面积 上，每18个月可以增加一倍的电晶体容纳数，等於让电路密度增加一倍，同样的8寸（ 200mm）晶圆原本可制做、切割出40颗晶片，一年半後就可切割出80颗晶片，姑且不论封 装、测试、良率等成本，业者确实能够每18个月将晶片价格调降近半，如此消费者受惠於 单价，业者也可受惠於因价廉所增加的销量，使半导体市场呈现总体扩增、买卖双赢的局 面。 　不过，Moore's Law其实已逐渐不适用，能够从Moore's Law上受惠的晶片业者正日益 减少中，而面对此一趋势的到来，晶片业者必须要有因应的对策。 附注：制程（Process）密度的精进，正是为了在相同晶圆（Wafer）面积上获取更多颗晶 片而努力，以90nm进步至65nm为例，其中90×90＝8100，65×65＝4225，面积上近乎有一 倍的精缩，如此相同面积的晶圆就有机会获取比过去约多出一倍的晶片（裸晶；Die）颗 数，倘若不考虑前段的光罩（Mask）、过程中的良率（Yield）、及後段的封装（Package ）、测试（Test）等成本，则使用新制程技术所产出的晶片，成本上也几乎可比过去低50 ％，过去业者经常祭出快速调降晶片价格的策略，即是以更细密的制程技术为倚仗所实现 。此外晶圆厂（Foundry或IDM）积极从200mm（8寸）提升成300mm（12寸），同样也是为 了强化量产规模的成本优势。 ■今日以ASIC型式量产的困处 　为何说Moore's Law逐渐不能适用、不能受惠？这主要是因为光罩的价格成本不断攀升 ，过去晶片业者不会太在意光罩的花费成本，因为光罩成本只需在晶片量产前的初始阶段 花费一次，之後就不再有费用需求，直到下一次修改晶片电路时，才需要重新制做光罩， 届时才有第二次的光罩花费，且光罩成本经由大量量产的晶片来加以均摊，使得光罩花费 在总体支出成本中几乎可以忽略，如同花1,000元买一部入门级印表机，之後长时间大量 列印的成本几乎都集中在墨水与纸张上，相对之下当初的印表机购买花费根本微不足道。 那麽，为何近年来光罩成本开始攀升？此问题有两个答案，技术上的答案是：半导体电路 进入100um以下的密度制程後，光罩的制造难度陡峭攀升，难度提高自然使成本提高，以 90nm制程而言，其光罩就要百余万美元（新台币3,300万元以上），即便透过晶片的量产 均摊，依然在每颗晶片中占据一定的比例成本，不像过去几乎可以忽略。 　除了技术上的答案外，另一个答案是来自市场面，今日真正能大量量产的晶片，其应用 取向已经从过去的资讯通讯（Information Communication Technology；ICT）用IC，转 变成消费性电子（Consumer Electronics；CE）IC，因此为ICT运用的晶片而制做光罩， 则有可能因晶片的量产数不足，不足以均摊最初的高昂光罩成本。 　不过，CE运用的IC也有其困扰，那就是产品生命周期过短，一项新产品的销售热潮经常 仅在3?9个月，此後也必须在一年内改版换新，例如过去当热的宠物机，一起头是养小鸡 ，然而大家都是在养小鸡後，就必须有养恐龙的新变化才行，否则就只有滞销库存的份。 无论是量产需求数受限，还是销售时间过於短限，都使光罩成本无法像过去一样：被量产 效益均摊到忽略。 　弄到最後，ICT方面几乎只有处理器、记忆体等共通适用性极高的晶片，有机会使用到 最新、最先进的制程技术，而应用取向的创新晶片，都因量产需求数与产品生命周期等因 素，而无缘使用更细密的制程，并维持使用原有的量产制程技术，更甚者连投单量产的规 模都不够，或者在商机上无法等待漫长时日（多在数十天以上）才能完成的光罩制做，最 後只得选择用FPGA（Field-Programmable Gate Array；现场可程式化闸阵列）来实现晶 片设计及量产。 　上述的这一番道理，在国外的技术专文中，多喜欢以NRE（Non-Recurring Engineering ，无法受用在复制效益的工程心力）成本过高，及TAT（Turn-Around Time；设计、验证 、修正微调的周期往返时间）时间过长来描述，NRE与TAT问题使晶片业者（在此指 Fabless）愈来愈无法投单量产，过去在1998年有10,000件以上的光罩申制需求，至2002 年已经锐减至3,500件，此外同一项晶片产品的电路改版次数也逐渐增加（从1~2次增至 2~4次），且次数间隔时间愈来愈短密，每次的电路改版就要废弃过往的光罩，并重新制 做新版的电路光罩（称为：重出光罩）。 也因此，许多人已经指出：虽然Moore's Law在预测上没有失准、依然符合现实，但也仅 是在技术上依然合乎事实，但采行新制程技术的技术门槛、花费门槛已陡峭拉高，量产规 模效益却因市场需量与市场周期而限缩，能使用新制程的晶片与业者日益减少，很明显地 Moore's Law已不适用在务实市场。 ■今日以FPGA型式量产的困处 　接着我们反过来看，舍弃使用量产订制晶片（Application-Specific Integrated Circuit；ASIC）的作法，而改以FPGA来实现、销售所设计的晶片，对晶片业者有何影响 ？答案一样是相当不合算，而且是成本、效能、用电等三方面都不合算。 首先，FPGA的晶片面积利用率低，与ASIC相较，FPGA有8成的电路面积用於线路信号的连 接传递（一般也惯称为：接线路由）及基础的逻辑单元，仅有2成是真正用於功能设计， 所以从裸晶成本上来看，FPGA比ASIC约贵上4倍。 　其次，因为是以标准的逻辑闸阵列来规划电路，在运作的时序、时脉上也必须多加迁就 、担待（为了晶片内各单元的机制能同步），不似ASIC能有更多的最佳化程序处理，加上 FPGA的执行效能与其面积利用率一样低落：仅ASIC的2成效能，原因是电路密度宽松，电 子的传递需要走更远的传递距离，使效率速度减缓。倘若一颗晶片以ASIC型式量产可达 2GHz的运作速度，若以FPGA型式实现将只有400MHz左右。 　同样的，FPGA既然要耗用更多的电路面积才能实现与ASIC相同的功用，那麽用电上自然 也会更多，一般而言是ASIC作法的10~15倍。 附注：晶圆成本、用电等皆是理论上的保守粗估，另有分析与统计，高阶FPGA的成本是 ASIC的10倍，用电更是多出400倍（静态漏电过多）。 　凡此种种，使得FPGA只能用於少数应用领域，包括极频繁变动电路设计的产品（如超级 电脑的智慧型运算或智慧型传输交换），极少量需求的产品（如特有的电子设计承接案） ，极昂贵的产品（如医疗设备、工业控制设备），极先期尝试的产品上（新产品投入市场 的试产、试销），或是被用在晶片开发设计阶段的试行验证（模拟、除错），或用於较重 视安全性的设计方案（如军方的加密性运作设备）。 　上述所列举的种种应用，都不是真正大宗量产的ICT应用、CE应用，加上FPGA的用电过 多，使得FPGA几乎没有在手持式装置上量产运用的例子，几乎完全只用在具有充沛供电来 源（家用交流插座）的固定式产品中，至多用在电力次充沛的车内（车用直流电瓶）。 　但众人皆知的，今日最热卖的消费性电子产品，几乎清一色是手持用品，包括数位相机 、个人数位助理、行动电话、数位随身听等，甚至也包括录音笔、口袋电视、股票机、电 子字典、掌上型电玩等。 　既然消受不了昂贵、漫长的ASIC光罩，也不希望使用成本较贵、运作较慢、较耗电的 FPGA（好处是零光罩需求，且电路变更上最具弹性，甚至可在正式产品出货後依旧可修改 电路，即运用In-System Program的系统内程式烧录技术），那麽可有其他解方呢？有的 ！那就是结构化ASIC（Structured ASIC）。 http://tech.digitimes.com.tw/ShowNews.aspx?zCatId=A12 --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 140.112.48.60 ※ 编辑: yellowfishie 来自: 140.112.48.60 (06/03 08:46)