※ [本文轉錄自 Electronics 看板] 作者: jfsu (水精靈) 看板: Electronics 標題: Re: [問題] EEPROM's Cell 時間: Fri Apr 9 15:41:29 2010 ※ 引述《DrBlackJack (怪醫黑傑克)》之銘言： : 請問一下 : 關於EEPROM的Cell設計 : 其Cell在寫入的部份是有其壽命限制 : 那麼假設在Cell其壽命終止後，再持續對這個Cell做寫入的動作 : 是否會影響其它Cell的Data？ : 例如因為一直寫入，在這壽命終止的cell上一直累積電荷 : 而這些電荷漏電至其它cell上，導致其它cell的data被影響？ : 若這樣的情況成立，那麼這是否可歸類為EEPROM設計不良？ : 不知EEPROM在設計上的規範是否有提到類似這樣的情況？ 這不是設計不良，應該說是cell本身的元件特性，因為你每一次的 寫入(program/erase)就是一種對其氧化層的stress。 Cell的壽命，或者應該說是EEPROM有兩個特色是跟壽命有關 一個是data retention，另一個是P/E cycle。 依你說的，應該是屬於P/E cycle。一旦過了這段期間，cell其實還是可以寫入(P/E) 只是寫成'0'的資料容易流失，要抹除成'1'需要更花時間。 一般而言，同樣的製程下，該cell array上的每一個cell特性應該是略同的。 如果有幾個特別容易漏電(BL or WL short)，那我們會去做repair的動作 再不行，那就只能刷掉了。 -- 在臺灣，何謂R&D工程師? 1.Reverse and Decap :IC反相工程，去膠，打開封裝，拍照，複製電路佈局。 2.Resign and Die :沒死的就操到辭職，沒辭職的就操到死。 3.Rework and Debug :計畫永遠跟不上變化，變化永遠跟不上老闆的一句話! 4.Relax and Delay :太過於輕鬆(Relax)，那麼就會Random Death (隨時陣亡) 但是外派到大陸的臺彎郎，晚上是R (鴨)陪客戶，白天是D (豬)任人宰割! --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 203.66.222.12 -- 悍 將 神 威 震 八 方 雷 電 一 聲 現 光 華 --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 61.70.140.118