※ [本文转录自 Electronics 看板] 作者: jfsu (水精灵) 看板: Electronics 标题: Re: [问题] EEPROM's Cell 时间: Fri Apr 9 15:41:29 2010 ※ 引述《DrBlackJack (怪医黑杰克)》之铭言： : 请问一下 : 关於EEPROM的Cell设计 : 其Cell在写入的部份是有其寿命限制 : 那麽假设在Cell其寿命终止後，再持续对这个Cell做写入的动作 : 是否会影响其它Cell的Data？ : 例如因为一直写入，在这寿命终止的cell上一直累积电荷 : 而这些电荷漏电至其它cell上，导致其它cell的data被影响？ : 若这样的情况成立，那麽这是否可归类为EEPROM设计不良？ : 不知EEPROM在设计上的规范是否有提到类似这样的情况？ 这不是设计不良，应该说是cell本身的元件特性，因为你每一次的 写入(program/erase)就是一种对其氧化层的stress。 Cell的寿命，或者应该说是EEPROM有两个特色是跟寿命有关 一个是data retention，另一个是P/E cycle。 依你说的，应该是属於P/E cycle。一旦过了这段期间，cell其实还是可以写入(P/E) 只是写成'0'的资料容易流失，要抹除成'1'需要更花时间。 一般而言，同样的制程下，该cell array上的每一个cell特性应该是略同的。 如果有几个特别容易漏电(BL or WL short)，那我们会去做repair的动作 再不行，那就只能刷掉了。 -- 在台湾，何谓R&D工程师? 1.Reverse and Decap :IC反相工程，去胶，打开封装，拍照，复制电路布局。 2.Resign and Die :没死的就操到辞职，没辞职的就操到死。 3.Rework and Debug :计画永远跟不上变化，变化永远跟不上老板的一句话! 4.Relax and Delay :太过於轻松(Relax)，那麽就会Random Death (随时阵亡) 但是外派到大陆的台弯郎，晚上是R (鸭)陪客户，白天是D (猪)任人宰割! --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 203.66.222.12 -- 悍 将 神 威 震 八 方 雷 电 一 声 现 光 华 --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 61.70.140.118