作者ErnestK (紀律)
看板ICDESIGN
標題Re: 不知道如何修改的error
時間Tue Jan 3 12:43:53 2006
※ 引述《geneliu (^^)》之銘言：
: ※ 引述《eass (風信子 )》之銘言：
: : 跑mac7x7時出現的error
: : Error! Module (test) has a `timescale directive but
: : previous modules do not [Verilog-MODTDN]
: : "testbench.v", 9: module test;
: : 1 error
: : 好像都要改testbench的樣子
: : 請問助教要如何修改?
: : 推 phylin:lib.v 第一行 // 去掉
: : 推 eass:結果還一樣...
: : 推 schlieffen:我也是同樣的問題
: : 推 schlieffen:一樓的方法有效
: : 推 eass:真的嗎？
: 我改了之後出現以下的 error....
: Error! Module (AN2) has a `timescale directive but
: previous modules do not [Verilog-MODTDN]
: "lib.v", 4: module AN2(Z, A, B);
: 請問要如何處理 >"<?
我也遇到這樣的Error
請問一下要怎麼處理呢？
有人會嗎？
明天就要交了><
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.20.63
1F：推 yaochia:要不要重新下載助教提供的lib..v檔啊 01/03 12:45
2F：→ yaochia:然後只動第一行...重新upload看看 01/03 12:46