作者ErnestK (纪律)
看板ICDESIGN
标题Re: 不知道如何修改的error
时间Tue Jan 3 12:43:53 2006
※ 引述《geneliu (^^)》之铭言：
: ※ 引述《eass (风信子 )》之铭言：
: : 跑mac7x7时出现的error
: : Error! Module (test) has a `timescale directive but
: : previous modules do not [Verilog-MODTDN]
: : "testbench.v", 9: module test;
: : 1 error
: : 好像都要改testbench的样子
: : 请问助教要如何修改?
: : 推 phylin:lib.v 第一行 // 去掉
: : 推 eass:结果还一样...
: : 推 schlieffen:我也是同样的问题
: : 推 schlieffen:一楼的方法有效
: : 推 eass:真的吗？
: 我改了之後出现以下的 error....
: Error! Module (AN2) has a `timescale directive but
: previous modules do not [Verilog-MODTDN]
: "lib.v", 4: module AN2(Z, A, B);
: 请问要如何处理 >"<?
我也遇到这样的Error
请问一下要怎麽处理呢？
有人会吗？
明天就要交了><
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.112.20.63
1F：推 yaochia:要不要重新下载助教提供的lib..v档啊 01/03 12:45
2F：→ yaochia:然後只动第一行...重新upload看看 01/03 12:46