※ 引述《trainausidd (呆呆a蚊子)》之銘言： : ex1 Choose the single configuration that is best suitable for implementation of : CMOS static memery address decoder? : A. Psuedo NMOS NOR logic B. Pseudo NMOS NAND logic : C. CMOS NOR logic D. CMOS NAND logic : 答案是A 請問為什麼呢!? 不知道怎麼去分辨這些閘的差別 請懂得人解釋一下 謝謝~ 如果你用NAND，會需要用到好幾長串NMOS串聯... 要matching會需要相當大的面積 想像 Bit = (A+B)' = A'B' = ((A'B')')' 我假設用NAND做出一個A'B'，再讓邏輯反過來 那麼用NOR做出來只需要(W/L) + (W/L)的面積 用NAND做出來，卻需要2(W/L) + 2(W/L)的面積來達到matching 比較不好 用Psuedo的用意是，你不需要在上面串聯一堆PMOS來達到互補的邏輯 只要一顆就可以了 節省面積 假設是(A+B)'，CMOS的部分PUN是長成兩顆串聯，面積超大的 用pseudo就只要一顆就好了，還可以在gate加上dymanic control 請參考史密斯第10章的部分 : ex2 Choose the single incorrect statement baout folded-cascode differential : ,as compared with cascode differential amplifier ? 請參考史密斯 p.884 folded cascode的圖 : A. It achieves the purpose of level shifting 輸入信號在的 DC Level 在 VD1 到 VD3 有下降 如果是用一般的cascode，輸入信號的DC level是提升的 : B. It achieves the purpose of increasing input common-mode range 這你應該有看出來 : C. It is often better suited for low-voltage application 一般的cascode疊了4級的MOS加上一級的電流源 folded只疊了3級加一級電流源 意思是你的VDD可以變得更小 : D. It is often much better in term of frequency response 這之前有人問過~~答案是不對的 輸出阻抗相同，也沒有改動太大的結構讓各點的電容改變很多 而且output的電容應該是沒有變，然後主要是output在影響主極點 頻率響應理論上差一點點 你要說顯著改善起碼改善個10倍以上吧 : 答案是D 不知道 為什麼 = = 只知道B是對的 其他三個選項不知道他在敘述什麼 : 何謂 level shifting 呢? low - voltage application 又是指什麼意思 : 請各位幫忙解惑一下 感恩囉~ --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.112.244.81 ※ 編輯: jamtu 來自: 140.112.244.81 (02/07 01:45)