※ 引述《trainausidd (呆呆a蚊子)》之铭言： : ex1 Choose the single configuration that is best suitable for implementation of : CMOS static memery address decoder? : A. Psuedo NMOS NOR logic B. Pseudo NMOS NAND logic : C. CMOS NOR logic D. CMOS NAND logic : 答案是A 请问为什麽呢!? 不知道怎麽去分辨这些闸的差别 请懂得人解释一下 谢谢~ 如果你用NAND，会需要用到好几长串NMOS串联... 要matching会需要相当大的面积 想像 Bit = (A+B)' = A'B' = ((A'B')')' 我假设用NAND做出一个A'B'，再让逻辑反过来 那麽用NOR做出来只需要(W/L) + (W/L)的面积 用NAND做出来，却需要2(W/L) + 2(W/L)的面积来达到matching 比较不好 用Psuedo的用意是，你不需要在上面串联一堆PMOS来达到互补的逻辑 只要一颗就可以了 节省面积 假设是(A+B)'，CMOS的部分PUN是长成两颗串联，面积超大的 用pseudo就只要一颗就好了，还可以在gate加上dymanic control 请参考史密斯第10章的部分 : ex2 Choose the single incorrect statement baout folded-cascode differential : ,as compared with cascode differential amplifier ? 请参考史密斯 p.884 folded cascode的图 : A. It achieves the purpose of level shifting 输入信号在的 DC Level 在 VD1 到 VD3 有下降 如果是用一般的cascode，输入信号的DC level是提升的 : B. It achieves the purpose of increasing input common-mode range 这你应该有看出来 : C. It is often better suited for low-voltage application 一般的cascode叠了4级的MOS加上一级的电流源 folded只叠了3级加一级电流源 意思是你的VDD可以变得更小 : D. It is often much better in term of frequency response 这之前有人问过~~答案是不对的 输出阻抗相同，也没有改动太大的结构让各点的电容改变很多 而且output的电容应该是没有变，然後主要是output在影响主极点 频率响应理论上差一点点 你要说显着改善起码改善个10倍以上吧 : 答案是D 不知道 为什麽 = = 只知道B是对的 其他三个选项不知道他在叙述什麽 : 何谓 level shifting 呢? low - voltage application 又是指什麽意思 : 请各位帮忙解惑一下 感恩罗~ --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 140.112.244.81 ※ 编辑: jamtu 来自: 140.112.244.81 (02/07 01:45)