作者jasonkuo515 (孝仔)
看板Grad-ProbAsk
標題Re: [理工] [電子]-簡化邏輯閘的電路圖??
時間Fri Oct 23 13:25:41 2009
※ 引述《fairwarning (一輪明月與藍夜!!)》之銘言：
: [題目原本電路]
: http://www.wretch.cc/album/show.php?i=fairwarning&b=73&f=1071635601&p=11
: [課本簡化完的電路]
: http://www.wretch.cc/album/show.php?i=fairwarning&b=73&f=1071635600&p=10
: 以上為CMOS邏輯電路..且假設各元件為匹配...
: 請問..
: Q1:簡化完..這2個 B+C 是怎麼來的呢?
你看得出來原本的圖中間那一塊是以B和C為輸入的NOR gate吧@@
令X=B+C 中間那塊就變成X的inverter
_ ___
Y=X=B+C
: Q2:PMOS不是固定要接到VDD嗎? 與
: NMOS不是要固定接到GND嗎?
: 若無此上述接法..是不是就不能做邏輯合併的動作呢?
_ _
所以在A=VDD D=GND時才能正常運作為以B和C為輸入的NOR gate啊~
: 因為看課本內容..好像都是這樣接..都沒例外的..
: 還是是我的觀念有誤..還煩請大家指正...
: 感謝大家的幫忙..謝謝...
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.174.175
1F：推 jamtu:帥氣 10/23 13:32
2F：→ jasonkuo515:樓上高手 10/23 14:59
3F：推 fairwarning:謝謝您..樓上2位都是高手..謝謝您們的熱心!! 10/23 16:38
4F：推 QQkimi:樓上三位都是神手...都太謙虛了... 10/23 17:01
5F：推 jamtu:二樓不要在我後面表我@@ 10/23 22:52
6F：→ jasonkuo515:那我要在你後面 嗎= = 10/24 00:14
※ 編輯: jasonkuo515 來自: 140.112.243.206 (10/24 00:14)