作者jasonkuo515 (孝仔)
看板Grad-ProbAsk
标题Re: [理工] [电子]-简化逻辑闸的电路图??
时间Fri Oct 23 13:25:41 2009
※ 引述《fairwarning (一轮明月与蓝夜!!)》之铭言：
: [题目原本电路]
: http://www.wretch.cc/album/show.php?i=fairwarning&b=73&f=1071635601&p=11
: [课本简化完的电路]
: http://www.wretch.cc/album/show.php?i=fairwarning&b=73&f=1071635600&p=10
: 以上为CMOS逻辑电路..且假设各元件为匹配...
: 请问..
: Q1:简化完..这2个 B+C 是怎麽来的呢?
你看得出来原本的图中间那一块是以B和C为输入的NOR gate吧@@
令X=B+C 中间那块就变成X的inverter
_ ___
Y=X=B+C
: Q2:PMOS不是固定要接到VDD吗? 与
: NMOS不是要固定接到GND吗?
: 若无此上述接法..是不是就不能做逻辑合并的动作呢?
_ _
所以在A=VDD D=GND时才能正常运作为以B和C为输入的NOR gate啊~
: 因为看课本内容..好像都是这样接..都没例外的..
: 还是是我的观念有误..还烦请大家指正...
: 感谢大家的帮忙..谢谢...
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.112.174.175
1F：推 jamtu:帅气 10/23 13:32
2F：→ jasonkuo515:楼上高手 10/23 14:59
3F：推 fairwarning:谢谢您..楼上2位都是高手..谢谢您们的热心!! 10/23 16:38
4F：推 QQkimi:楼上三位都是神手...都太谦虚了... 10/23 17:01
5F：推 jamtu:二楼不要在我後面表我@@ 10/23 22:52
6F：→ jasonkuo515:那我要在你後面 吗= = 10/24 00:14
※ 编辑: jasonkuo515 来自: 140.112.243.206 (10/24 00:14)