作者fairwarning (一輪明月與藍夜!!)
看板Grad-ProbAsk
標題[理工] [電子]-簡化邏輯閘的電路圖??
時間Sun Oct 18 21:16:15 2009
[題目原本電路]
http://www.wretch.cc/album/show.php?i=fairwarning&b=73&f=1071635601&p=11
[課本簡化完的電路]
http://www.wretch.cc/album/show.php?i=fairwarning&b=73&f=1071635600&p=10
以上為CMOS邏輯電路..且假設各元件為匹配...
請問..
Q1:簡化完..這2個 B+C 是怎麼來的呢?
Q2:PMOS不是固定要接到VDD嗎? 與
NMOS不是要固定接到GND嗎?
若無此上述接法..是不是就不能做邏輯合併的動作呢?
因為看課本內容..好像都是這樣接..都沒例外的..
還是是我的觀念有誤..還煩請大家指正...
感謝大家的幫忙..謝謝...
--
吉他演奏曲
http://blog.xuite.net/iloveguitar/music?st=c&re=list&p=1&w=641095
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 122.122.130.244