作者fairwarning (一轮明月与蓝夜!!)
看板Grad-ProbAsk
标题[理工] [电子]-简化逻辑闸的电路图??
时间Sun Oct 18 21:16:15 2009
[题目原本电路]
http://www.wretch.cc/album/show.php?i=fairwarning&b=73&f=1071635601&p=11
[课本简化完的电路]
http://www.wretch.cc/album/show.php?i=fairwarning&b=73&f=1071635600&p=10
以上为CMOS逻辑电路..且假设各元件为匹配...
请问..
Q1:简化完..这2个 B+C 是怎麽来的呢?
Q2:PMOS不是固定要接到VDD吗? 与
NMOS不是要固定接到GND吗?
若无此上述接法..是不是就不能做逻辑合并的动作呢?
因为看课本内容..好像都是这样接..都没例外的..
还是是我的观念有误..还烦请大家指正...
感谢大家的帮忙..谢谢...
--
吉他演奏曲
http://blog.xuite.net/iloveguitar/music?st=c&re=list&p=1&w=641095
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 122.122.130.244