作者doom8199 (~口卡口卡 修~)
看板Grad-ProbAsk
標題Re: [理工] [電子]-真值表輸出的判斷..
時間Wed Oct 7 00:06:56 2009
※ 引述《fairwarning (一輪明月與藍夜!!)》之銘言:
: [題目]
: http://www.wretch.cc/album/show.php?i=fairwarning&b=73&f=1071626628&p=4
: A與B為輸入..Y為輸出..請推導此Gate的真值表
: [解答]
: A B Y
: 0 0 1
: 0 1 高阻態
: 1 0 0
: 1 1 高阻態
: 請問"高阻態"的判斷為何呢?
: 我把真值表第四行 A,B各代1,1
: 不知如何得到高阻態這個結果...
: 還請大家幫忙解析~
: 謝謝大家的幫忙!!
---
首先 (Q1 Q2) 、 以及 (Q4 Q5) 這兩組電路皆為 inverter 邏輯
兩者差別在於 (Q1 Q2) 的 Q1_s 直接接上 Vdd
Q2_s 直接接上 gnd
表示 (Q1 Q2) 可以正常 work
但 (Q4 Q5) 上下是各接上 Q3 與 Q6
在這裡可把 Q3 Q6 視為壓控電流 開關
只有當 Q3、Q6 打開的時候, (Q4 Q5) 才能正常 work
---
若 B = 0
┌ Q3打開 → Q4_s 直接看到 Vdd
└ (Q1 Q2) 輸出 1 → Q6打開 → Q5_s 直接看到 gnd
因此 (Q4 Q5) 可以正常運作
即 對訊號 A做 invert 後,傳到Y: A=0 → Y=1
A=1 → Y=0
但若 B = 1
┌ Q3關閉 →
由 Q4_s 端看到 Q3_d 端為高阻抗
└ (Q1 Q2) 輸出 0 → Q6關閉 →
由 Q5_s 端看到 Q6_d 端為高阻抗
若 A=0: ┌ Q4打開 → Y 直接看到 Q3_d
│ → Y 看到 Q3_d 為高阻抗
└ Q5關閉 → Y 看到 Q5_d 為高阻抗
若 A=1: ┌ Q4關閉 → Y 看到 Q4_d 為高阻抗
└ Q5打開 → Y 直接看到 Q6_d
→ Y 看到 Q6_d 為高阻抗
所以 Y訊號為 Z
ps: 以上皆為理想狀態
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.113.141.151
※ 編輯: doom8199 來自: 140.113.141.151 (10/07 00:15)
1F:推 fairwarning:我試試看喔..謝謝您 10/07 13:06