作者doom8199 (~口卡口卡 修~)
看板Grad-ProbAsk
标题Re: [理工] [电子]-真值表输出的判断..
时间Wed Oct 7 00:06:56 2009
※ 引述《fairwarning (一轮明月与蓝夜!!)》之铭言:
: [题目]
: http://www.wretch.cc/album/show.php?i=fairwarning&b=73&f=1071626628&p=4
: A与B为输入..Y为输出..请推导此Gate的真值表
: [解答]
: A B Y
: 0 0 1
: 0 1 高阻态
: 1 0 0
: 1 1 高阻态
: 请问"高阻态"的判断为何呢?
: 我把真值表第四行 A,B各代1,1
: 不知如何得到高阻态这个结果...
: 还请大家帮忙解析~
: 谢谢大家的帮忙!!
---
首先 (Q1 Q2) 、 以及 (Q4 Q5) 这两组电路皆为 inverter 逻辑
两者差别在於 (Q1 Q2) 的 Q1_s 直接接上 Vdd
Q2_s 直接接上 gnd
表示 (Q1 Q2) 可以正常 work
但 (Q4 Q5) 上下是各接上 Q3 与 Q6
在这里可把 Q3 Q6 视为压控电流 开关
只有当 Q3、Q6 打开的时候, (Q4 Q5) 才能正常 work
---
若 B = 0
┌ Q3打开 → Q4_s 直接看到 Vdd
└ (Q1 Q2) 输出 1 → Q6打开 → Q5_s 直接看到 gnd
因此 (Q4 Q5) 可以正常运作
即 对讯号 A做 invert 後,传到Y: A=0 → Y=1
A=1 → Y=0
但若 B = 1
┌ Q3关闭 →
由 Q4_s 端看到 Q3_d 端为高阻抗
└ (Q1 Q2) 输出 0 → Q6关闭 →
由 Q5_s 端看到 Q6_d 端为高阻抗
若 A=0: ┌ Q4打开 → Y 直接看到 Q3_d
│ → Y 看到 Q3_d 为高阻抗
└ Q5关闭 → Y 看到 Q5_d 为高阻抗
若 A=1: ┌ Q4关闭 → Y 看到 Q4_d 为高阻抗
└ Q5打开 → Y 直接看到 Q6_d
→ Y 看到 Q6_d 为高阻抗
所以 Y讯号为 Z
ps: 以上皆为理想状态
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.113.141.151
※ 编辑: doom8199 来自: 140.113.141.151 (10/07 00:15)
1F:推 fairwarning:我试试看喔..谢谢您 10/07 13:06