作者ca44512 (ca44512)
看板Examination
標題[課業] 電子學 問題請教
時間Sat Mar 12 10:09:49 2022
請教兩題電子學
108電子技師第三題
https://i.imgur.com/JMvWNB4.jpg
https://i.imgur.com/PsIPQiT.jpg
我想問為什麼解答上的Vsig=Vgs ?
我自己寫的Vgs電壓是在1/gm 上的分壓
另外解答的RoA是不是少算RL了？
104電子技師第五題 第2小題
https://i.imgur.com/ArzibnZ.jpg
https://i.imgur.com/amsuuEm.jpg
為什麼MD2與MD3為歐姆區？
https://i.imgur.com/8owvOoI.jpg
我自己分析的結果ML2為空乏型NMOS，通道永遠都在，那Vo2的電容一定充到滿5V,
MD2與MD3分析結果為飽和區。
以上兩題，請教一下各位
先謝謝各位了。
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 111.250.44.144 (臺灣)
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Examination/M.1647050991.A.A7D.html
1F：推 falsebliss: 我覺得，vgs=vsig是因為負回授電路已經拆開了，你可以 03/12 14:56
2F：→ falsebliss: 比較一下小訊號電路第一張圖與第二張圖的差別。 03/12 14:56
3F：推 liushengzhe: 1.如果解答的A電路你承認是正確的，那麼因為A電路的 03/19 12:42
4F：→ liushengzhe: 輸入是開路，Rs沒有電流，因此vsig=vgs。至於你怎麼 03/19 12:42
5F：→ liushengzhe: 解？你沒秀出來，就無法說明差異。 03/19 12:42
6F：→ liushengzhe: 2.請注意題題圖Rof的位置，不就已經告訴你Rof不含RL 03/19 12:42
7F：→ liushengzhe: ？ 03/19 12:42
8F：→ liushengzhe: 3.並非空乏型晶體永遠導通，vo2就一定得是5V，在邏 03/19 12:42
9F：→ liushengzhe: 輯電路中，你指的空乏NMOS是稱為pull up的元件，其 03/19 12:42
10F：→ liushengzhe: 作用只等同一根(弱)電阻，當底下跟它連接的MOS全都o 03/19 12:42
11F：→ liushengzhe: ff時，vo2就藉由空乏NMOS 弱弱的pull up到5 V，但是 03/19 12:42
12F：→ liushengzhe: 當它底下的MOS有任一個導通，而且設計的寬長比使其 03/19 12:42
13F：→ liushengzhe: 導通能力還比空乏NMOS還強很多，那麼vo2就會被扯到 03/19 12:42
14F：→ liushengzhe: 地。 03/19 12:42
15F：推 falsebliss: 關於Roa部分，我覺得應該要加上RL, Roa經過（1+AB）修 03/20 09:23
16F：→ falsebliss: 正後，再扣除掉並聯的RL,請問這樣觀念有錯嗎？ 03/20 09:23
17F：推 liushengzhe: 喔！抱歉我眼殘，誤認樓主問的是Rof！若是問Roa，則 03/20 10:27
18F：→ liushengzhe: f大大您說的才是正確的！ 03/20 10:27