作者ca44512 (ca44512)
看板Examination
标题[课业] 电子学 问题请教
时间Sat Mar 12 10:09:49 2022
请教两题电子学
108电子技师第三题
https://i.imgur.com/JMvWNB4.jpg
https://i.imgur.com/PsIPQiT.jpg
我想问为什麽解答上的Vsig=Vgs ?
我自己写的Vgs电压是在1/gm 上的分压
另外解答的RoA是不是少算RL了？
104电子技师第五题 第2小题
https://i.imgur.com/ArzibnZ.jpg
https://i.imgur.com/amsuuEm.jpg
为什麽MD2与MD3为欧姆区？
https://i.imgur.com/8owvOoI.jpg
我自己分析的结果ML2为空乏型NMOS，通道永远都在，那Vo2的电容一定充到满5V,
MD2与MD3分析结果为饱和区。
以上两题，请教一下各位
先谢谢各位了。
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 111.250.44.144 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Examination/M.1647050991.A.A7D.html
1F：推 falsebliss: 我觉得，vgs=vsig是因为负回授电路已经拆开了，你可以 03/12 14:56
2F：→ falsebliss: 比较一下小讯号电路第一张图与第二张图的差别。 03/12 14:56
3F：推 liushengzhe: 1.如果解答的A电路你承认是正确的，那麽因为A电路的 03/19 12:42
4F：→ liushengzhe: 输入是开路，Rs没有电流，因此vsig=vgs。至於你怎麽 03/19 12:42
5F：→ liushengzhe: 解？你没秀出来，就无法说明差异。 03/19 12:42
6F：→ liushengzhe: 2.请注意题题图Rof的位置，不就已经告诉你Rof不含RL 03/19 12:42
7F：→ liushengzhe: ？ 03/19 12:42
8F：→ liushengzhe: 3.并非空乏型晶体永远导通，vo2就一定得是5V，在逻 03/19 12:42
9F：→ liushengzhe: 辑电路中，你指的空乏NMOS是称为pull up的元件，其 03/19 12:42
10F：→ liushengzhe: 作用只等同一根(弱)电阻，当底下跟它连接的MOS全都o 03/19 12:42
11F：→ liushengzhe: ff时，vo2就藉由空乏NMOS 弱弱的pull up到5 V，但是 03/19 12:42
12F：→ liushengzhe: 当它底下的MOS有任一个导通，而且设计的宽长比使其 03/19 12:42
13F：→ liushengzhe: 导通能力还比空乏NMOS还强很多，那麽vo2就会被扯到 03/19 12:42
14F：→ liushengzhe: 地。 03/19 12:42
15F：推 falsebliss: 关於Roa部分，我觉得应该要加上RL, Roa经过（1+AB）修 03/20 09:23
16F：→ falsebliss: 正後，再扣除掉并联的RL,请问这样观念有错吗？ 03/20 09:23
17F：推 liushengzhe: 喔！抱歉我眼残，误认楼主问的是Rof！若是问Roa，则 03/20 10:27
18F：→ liushengzhe: f大大您说的才是正确的！ 03/20 10:27