作者joker714 (大香蕉真的超級無敵大)
看板Electronics
標題CDR 電路設計
時間Sat Mar 2 22:23:10 2024
各路大神好，我是碩一的學生，研究題目為RX 裡的 CDR 電路，因為實驗室不是做相關領
域所以有些問題找不到人討論，想上來詢問有經驗的前輩。
想知道如果在有CDR 的規格（supply voltage range, SJ, data rate, power …）下，
如何從電路或是架構想到創新點，或者是說有一個明確要解決的問題（這部分可以提供規
格幫忙指點），因為這是畢業門檻，但不知道自己的論文可以貢獻什麼。
可能有說不清楚的地方，需要提供什麼資訊我會再補充，謝謝大家。
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 223.139.127.17 (臺灣)
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1709389392.A.79E.html
※ 編輯: joker714 (223.139.127.17 臺灣), 03/02/2024 22:44:36
1F：推 deathcustom: google it yourself, 直接會有一些講解基本原理的 03/03 03:04
2F：→ deathcustom: 其次，首要目標是更高data rate這很直觀對吧 03/03 03:05
3F：→ deathcustom: 再來，你就要從幾個層面下去思考 03/03 03:09
4F：推 deathcustom: 整個CDR裡面每個構成單元的"非理想特性"對CDR的影響 03/03 03:13
5F：→ deathcustom: 如何改良他們，或是有沒有其他的手段來修復 03/03 03:13
6F：→ joker714: 謝謝 D大的建議，目前對 CDR 電路有基本的了解。 03/03 09:33
7F：→ joker714: 我的 data rate 已經固定在 2.5-7 Gbps，我是選擇 N=5 03/03 09:33
8F：→ joker714: 的 PLL-based Referenceless 架構（這個N 不是 divider 03/03 09:33
9F：→ joker714: ratio)，所以 VCO 操作在0.5-1.4 GHz。 03/03 09:33
10F：→ joker714: 因為實驗室畢業需要有創新性，所以想再跟 D 大請教如何 03/03 09:33
11F：→ joker714: 去思考創新點，或是像 D 大所說的，找到構成對電路的非 03/03 09:33
12F：→ joker714: 理想效應並提出解決問題的方法。 03/03 09:33
13F：→ joker714: 目前有一個方向是我的 vdd 會在 1.6-2.1V 飄動，不過大 03/03 09:33
14F：→ joker714: 部分論文似乎比較少針對這點討論（或是說飄動範圍只會在 03/03 09:33
15F：→ joker714: 1.62-1.98V），再跟您請教，謝謝。 03/03 09:33
16F：→ samm3320: 創新如果實驗室沒人靠只能靠自己惹 03/03 10:27
17F：→ samm3320: 第一件事就是把能找到的比較像樣的CDR paper都看過，你 03/03 10:28
18F：→ samm3320: 才知道哪些被人做過了 03/03 10:28
19F：→ samm3320: 要知道什麼是新什麼是舊你才能創新 03/03 10:29
20F：→ joker714: 嗯嗯，謝謝 S大的回覆，也會一直持續讀論文看有什麼可以 03/03 12:08
21F：→ joker714: 解決的問題。 03/03 12:08
22F：→ joker714: 另外想請教S大知道 CDR電路為什麼有些只能操作在特定頻 03/03 12:08
23F：→ joker714: 率嗎？（感覺要操作在一個範圍才是普遍狀況吧？） 03/03 12:08